risc 文章最新資訊

Tenstorrent與AutoCore宣布戰(zhàn)略合作，以AutoCore.OS賦能高性能RISC-V汽車計算

雙方將AutoCore成熟的汽車軟件平臺與Tenstorrent旗下業(yè)界領(lǐng)先的TT-Ascalon? RISC-V處理器核心相結(jié)合，為全球汽車主機廠（OEM）提供可擴展、開放標準的架構(gòu)解決方案。美國加利福尼亞州圣克拉拉與中國南京——2025年12月4日：AutoCore.ai作為在可擴展、高性能且兼具功能安全的軟件定義汽車（SDV）平臺方面的領(lǐng)先供應(yīng)商，與高性能RISC-V CPU及人工智能領(lǐng)域的領(lǐng)導者Tenstorrent今日聯(lián)合宣布達成戰(zhàn)略合作。AutoCore將以其旗艦產(chǎn)品AutoCor
關(guān)鍵字： Tenstorrent AutoCore AutoCore.OS RISC-V 汽車計算

Tenstorrent宣布旗下TT-Ascalon高性能RISC-V CPU正式上市

2025年12月4日，中國上?！猅enstorrent宣布其高性能RISC-V CPU——TT-Ascalon?現(xiàn)已正式上市。RISC-V是一種開源指令集架構(gòu)（ISA）規(guī)范，正在全球范圍內(nèi)被廣泛采用，應(yīng)用領(lǐng)域涵蓋嵌入式系統(tǒng)到高性能計算。Ascalon的發(fā)布，標志著業(yè)界最高性能RISC-V CPU IP的誕生。Ascalon具備真正的高性能計算能力，性能超越市場上任何現(xiàn)有RISC-V CPU，使Ascalon在眾多采用不同專有指令集架構(gòu)的高端處理器中穩(wěn)居領(lǐng)先行列。Ascalon通過業(yè)界標準SPEC CPU
關(guān)鍵字： Tenstorrent TT-Ascalon RISC-V CPU

內(nèi)卷紅海突圍！全志以 “性價比利刃” 斬獲36.76%業(yè)績增長，全志T536實力解碼

? ? ? ? ?當下市場，“卷” 已成為企業(yè)生存的常態(tài)命題。企業(yè)既要應(yīng)對客戶對成本的嚴苛要求，又要在性能體驗上滿足市場期待，不少企業(yè)在 “降本” 與 “提質(zhì)” 的平衡木上走得步履維艱。? ? ? ? ?然而，全志科技卻在這樣的大環(huán)境中實現(xiàn)了逆勢增長 ——2024 年業(yè)績同比漲幅高達36.76%！在眾多行業(yè)唱衰的背景下，全志為何能交出如此亮眼的成績單？其核心競爭力就在于旗下處理器的 “極致性價比” 優(yōu)勢。在
關(guān)鍵字：全志科技全志T536 RISC-V

IAR與Quintauris攜手推進RISC-V汽車實時應(yīng)用的功能安全軟件開發(fā)

全球領(lǐng)先的嵌入式系統(tǒng)開發(fā)軟件解決方案供應(yīng)商IAR近日宣布，與全球RISC-V解決方案供應(yīng)商Quintauris正式建立合作伙伴關(guān)系。通過本次合作，IAR嵌入式開發(fā)平臺將成為Quintauris RT-Europa參考架構(gòu)方案的一部分。該合作將充分發(fā)揮IAR經(jīng)過功能安全認證的編譯器優(yōu)勢，并為未來在RISC-V汽車實時應(yīng)用中集成自動化構(gòu)建工具、高級調(diào)試與測試技術(shù)奠定基礎(chǔ)。IAR可信賴的工具鏈與Quintauris的RISC-V參考架構(gòu)相結(jié)合，將為開發(fā)者提供一個功能強大、可直接用于生產(chǎn)的開發(fā)環(huán)境，既能加快軟件開
關(guān)鍵字： IAR Quintauris RISC-V 功能安全軟件

如何設(shè)計一套指令集（ISA）：從契約到實現(xiàn)的工程方法

0. 引子：為何此時談 ISA 設(shè)計？過去十年，RISC?V 的興起把“自定義指令集”的門檻大幅拉低，新的 ISA/擴展設(shè)計者暴增。然而，“一套好 ISA 的要義是什么？”幾乎沒有系統(tǒng)的教材可循。作者結(jié)合多次 ISA/擴展實踐，試圖給出一個面向工程的回答。1. 三個層級：ABI、架構(gòu)與微架構(gòu)編程者看到的平臺細節(jié)分三層：ABI（應(yīng)用二進制接口）：約定編譯器如何使用可見的硬件特性?？蔀閱我痪幾g器私有，也可作為多編譯器互通的行業(yè)約定。架構(gòu)（Architecture）：硬件對軟件的全部保證——包括設(shè)備枚舉、終端中
關(guān)鍵字： RISC-V

達摩院玄鐵拓展RISC-V高性能生態(tài)，旗艦處理器獲Ubuntu全面支持

當?shù)貢r間10月23日，在硅谷舉行的RISC-V北美峰會上，達摩院玄鐵宣布推出全新的Flex系列（Flex Series）可擴展平臺，支持企業(yè)用戶對玄鐵處理器自定義加速，促進RISC-V架構(gòu)在AI和其他行業(yè)應(yīng)用在特定加速場景下的靈活創(chuàng)新。此外，達摩院玄鐵加快構(gòu)建RISC-V高性能生態(tài)，新一代旗艦處理器C930正與Arteris旗下Ncore互連方案、Canonical旗下Ubuntu操作系統(tǒng)開展深度適配。 RISC-V北美峰會是全球半導體行業(yè)盛會，投身開源指令集架構(gòu)建設(shè)的技術(shù)專家、產(chǎn)業(yè)
關(guān)鍵字：達摩院玄鐵 RISC-V 處理器 Ubuntu

CAST通過新的Catalyst 計劃簡化RISC-V嵌入式處理器 IP 的采用

半導體 IP 提供商 CAST， Inc. 于 2025 年 10 月 22 日在加利福尼亞州圣克拉拉舉行的 RISC-V 峰會上推出了其催化劑?計劃，旨在加速將開源處理器架構(gòu)集成到資源受限的設(shè)備中。該計劃解決了嵌入式系統(tǒng)開發(fā)人員的一個持續(xù)痛點：RISC-V 處理器的壓倒性可配置性。通過提供預先調(diào)整的、可立即部署的 IP 核以及靈活的許可和專家支持，CAST 旨在消除復雜性，從而在物聯(lián)網(wǎng)傳感器、可穿戴設(shè)備和工業(yè)控制器等低功耗、成本敏感的應(yīng)用中實現(xiàn)更快的原型設(shè)計和部署。RISC-V 是一種免版稅指令集架構(gòu)，
關(guān)鍵字： CAST Catalyst RISC-V 嵌入式處理器 IP

Arteris與阿里巴巴達摩院深化合作，加速高性能RISC-V SoC設(shè)計

阿里巴巴達摩院玄鐵RISC-V CPU IP與 Arteris 片上網(wǎng)絡(luò) IP 的集成解決方案已經(jīng)過預先驗證和優(yōu)化，便于共同客戶在高端芯片上的部署。致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領(lǐng)先系統(tǒng) IP 提供商 Arteris 公司近日宣布與阿里巴巴達摩院玄鐵（業(yè)界領(lǐng)先的RISC-V CPU IP提供商）深化合作，雙方將共同推動高性能計算在邊緣AI、服務(wù)器、通信及汽車領(lǐng)域的應(yīng)用，助力共同客戶加速芯粒和 SoC 的設(shè)計創(chuàng)新，并縮短客戶產(chǎn)品的上市時間。自Arteris于2024年加入達摩院無劍聯(lián)盟以來，雙方攜
關(guān)鍵字： Arteris 阿里巴巴達摩院 RISC-V

需求與設(shè)計的結(jié)合：RISC-V和下一波AI硬件

關(guān)鍵外賣由于計算密度的提高、功率預算的收緊以及算法開發(fā)的快速步伐，人工智能正在推動對定制硬件解決方案的需求。RISC-V 作為一種開放的模塊化指令集架構(gòu)，允許自定義指令集成并減少對單一供應(yīng)商的依賴，解決了 x86 和 Arm 等固定指令集的局限性。Akeana 的定位是通過基于 RISC-V 的 IP 和專為人工智能量身定制的子系統(tǒng)引領(lǐng)市場，為開發(fā)人員提供加速創(chuàng)新和效率的基本工具和技術(shù)。人工智能（AI）正在改變計算的每一層，從訓練萬億參數(shù)模型的超大規(guī)模數(shù)據(jù)中心到執(zhí)行實時推理的電池供電邊緣設(shè)備。硬件要求
關(guān)鍵字： RISC-V AI硬件

“RISC-V商用落地加速營伙伴計劃”在北京亦莊發(fā)布聚力推動RISC-V產(chǎn)品方案從原型走向商用落地

9月25日，作為2025北京微電子國際研討會暨IC WORLD大會的重要專題論壇，RDI生態(tài)·北京創(chuàng)新論壇·2025在北京亦莊舉行。本次論壇以“挑戰(zhàn)·對策·破局·加速”為主題，匯聚產(chǎn)業(yè)鏈上下游代表，圍繞RISC-V在垂直場景下的商業(yè)化路徑及策略展開深度研討，共同推動RISC-V從原型產(chǎn)品向規(guī)模商用落地邁進。論壇現(xiàn)場會上，工業(yè)和信息化部電子信息司二級巡視員周海燕，北京市經(jīng)濟和信息化局總工程師李輝，北京經(jīng)開區(qū)管委會副主任、北京市集成電路重大項目辦公室主任歷彥濤，RISC-V工委會戰(zhàn)略指導委員會主任倪光南，RI
關(guān)鍵字： RISC-V IC World

SiFive推出全新RISC-V IP，融合標量、向量與矩陣運算

SiFive 近日正式推出第二代 Intelligence? 系列，進一步強化其在 RISC-V AI IP 領(lǐng)域的技術(shù)領(lǐng)先優(yōu)勢。此次發(fā)布的五款新產(chǎn)品，專為加速數(shù)千種 AI 應(yīng)用場景中的工作負載而設(shè)計。該系列包括兩款全新產(chǎn)品——X160 Gen 2 與 X180 Gen 2，以及升級版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新產(chǎn)品均具備增強的標量、向量處理能力，其中 XM 產(chǎn)品還加入了矩陣處理功能，專為現(xiàn)代AI工作負載設(shè)計。其中，X160 Gen 2 與 X180 Gen
關(guān)鍵字： SiFive RISC-V IP

超越傳統(tǒng)OOO：高性能RISC-V CPU基于時間、基于切片的方法

關(guān)鍵高性能 CPU 設(shè)計正在從傳統(tǒng)的無序（OOO）執(zhí)行架構(gòu)轉(zhuǎn)向新的基于時間的 OOO 微架構(gòu)，以解決電源效率低下、復雜性和不靈活的問題。RISC-V 和開源建?？蚣艿呐d起促進了基于時間的調(diào)度的采用，克服了以前與專有工具鏈相關(guān)的障礙以及對社區(qū)驅(qū)動支持的需求?；跁r間的 OOO 為客戶帶來的好處包括卓越的每瓦性能、可擴展性、簡化的驗證流程以及針對數(shù)據(jù)中心、移動、汽車和定制加速器中特定領(lǐng)域應(yīng)用程序的增強定制。幾十年來，高性能 CPU 設(shè)計一直由傳統(tǒng)的亂序（OOO）執(zhí)行架構(gòu)主導。英特爾、Arm 和 AMD
關(guān)鍵字： OOO RISC-V CPU 基于切片

RISC-V，沖進DPU賽道

RISC-V 在 DPU 領(lǐng)域的崛起，為重塑行業(yè)競爭格局創(chuàng)造了難得契機。
關(guān)鍵字： RISC-V DPU

Linus Torvalds 稱谷歌工程師提交的 RISC-V 代碼為“垃圾”，并表示它“讓世界變得更糟糕”

（圖片來源：GitHub 視頻）Linux 的創(chuàng)造者和主要開發(fā)者 Linus Torvalds 已公開否決一位谷歌工程師提交的 RISC-V 代碼貢獻，稱其為“垃圾”。該代碼作為 pull 請求于周五提交，以納入 Linux 6.17 內(nèi)核，但已被 Torvalds 因其質(zhì)量差和提交過晚而堅決拒絕。在 pull 請求中，這兩個是致命的錯誤，而其他錯誤顯然已點燃了這位 Linux 創(chuàng)造者的著名短脾氣。針對谷歌安卓團隊成員 Palmer Dabbelt 提交的關(guān)于 6.17 合并窗口的 RISC-
關(guān)鍵字： linux Risc-V 谷歌

傳奇 GPU 架構(gòu)師拉賈·科杜里（Raja Koduri）的新創(chuàng)業(yè)公司利用 RISC-V 技術(shù)，并針對 CUDA 工作負載

（圖片來源：英特爾）來自 ATI Technologies、AMD、蘋果和英特爾等公司的傳奇 GPU 架構(gòu)師 Raja Koduri 于周二表示，他成立了一家新的 GPU 初創(chuàng)公司，該公司今天從隱身模式中浮出水面。Oxmiq Labs 專注于開發(fā) GPU 硬件和軟件 IP，并將其授權(quán)給感興趣的各方。事實上，軟件可能是 Oxmiq 業(yè)務(wù)的核心，因為它設(shè)計為與第三方硬件兼容。另一款基于 RISC-V 的“GPU”用于人工智能Oxmiq 開發(fā)了一個垂直整合的平臺，該平臺結(jié)合了 GPU 硬件 IP 和面
關(guān)鍵字： RISC-V AI GPU CUDA

共472條 3/32 « 1 2 3 4 5 6 7 8 9 10 » ›|

risc介紹

　　RISC（reduced instruction set computer，精簡指令集計算機）是一種執(zhí)行較少類型計算機指令的微處理器，起源于80年代的MIPS主機（即RISC機），RISC機中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作（每秒執(zhí)行更多百萬條指令，即MIPS）。因為計算機執(zhí)行每個指令類型都需要額外的晶體管和電路元件，計算機指令集越大就會使微處理器更復雜， [ 查看詳細 ]