低壓差（LDO）穩(wěn)壓器是一種簡單、經(jīng)濟(jì)的器件，可將較高的輸入電壓轉(zhuǎn)換為穩(wěn)定的輸出電壓。其固有噪聲極低，因無開關(guān)瞬態(tài)干擾，且?guī)缀鯚o需外接元器件，占用電路板空間極小。

LDO 開箱即可便捷使用，但這并不意味著其性能已達(dá)上限。本文將回顧標(biāo)準(zhǔn)穩(wěn)壓器與 LDO 的工作原理，并探討幾種提升其噪聲性能的方法。

從標(biāo)準(zhǔn)穩(wěn)壓器到 LDO 的演變

線性穩(wěn)壓器的能效偏低，因其需通過調(diào)整穩(wěn)壓器件的功耗來穩(wěn)定輸出電壓，穩(wěn)壓器件通常為功率晶體管 —— 雙極型晶體管或場效應(yīng)晶體管（FET）。

1. 基本的PMOS和NMOS線性調(diào)節(jié)器架構(gòu)。

圖 1 展示了采用 P 型金屬氧化物半導(dǎo)體場效應(yīng)管（PMOS）和 N 型金屬氧化物半導(dǎo)體場效應(yīng)管（NMOS）的 MOSFET 線性穩(wěn)壓器電路。兩種電路中，穩(wěn)壓器功率晶體管的漏源極電壓均滿足：

V_DS = V_輸入 - V_輸出 = I_輸出 × _RDS

其中，漏源極電阻（R_DS）的阻值取決于場效應(yīng)管的柵源極電壓（V_GS）。

穩(wěn)壓器的控制電路通過電阻 R1 和 R2 對輸出電壓進(jìn)行分壓，將分壓值與基準(zhǔn)電壓（V_REF）做比較，產(chǎn)生的誤差信號驅(qū)動場效應(yīng)管的柵極電壓（V_G），進(jìn)而調(diào)控柵源極電壓，以抵消負(fù)載電流（I_OUT）或輸入電壓（V_IN）變化對輸出電壓的影響。在這些基礎(chǔ)設(shè)計中，柵極電壓的調(diào)節(jié)范圍介于誤差放大器的正負(fù)電源軌之間，即輸入電壓和地電位。

漏源極電壓的最小允許值被稱為壓差（V_DO）。穩(wěn)壓器正常工作時，需滿足輸入電壓 ≥ 輸出電壓 + 壓差。若輸入電壓低于該值，穩(wěn)壓器將脫離穩(wěn)壓狀態(tài)，無法維持預(yù)設(shè)輸出電壓，此時輸出電壓會隨輸入電壓變化，始終等于輸入電壓減去壓差。

顧名思義，LDO 的設(shè)計初衷就是最大限度降低壓差，目前主流的 LDO 器件可實(shí)現(xiàn)低至 100 毫伏的壓差穩(wěn)壓輸出。隨著低電壓、高能效設(shè)計的普及，LDO 已成為當(dāng)下主流的線性穩(wěn)壓器類型。

那么，如何將標(biāo)準(zhǔn)穩(wěn)壓器設(shè)計改造為 LDO？在設(shè)計階段，增大功率場效應(yīng)管的尺寸可降低漏源極電阻，從而減小壓差，但電路架構(gòu)才是決定壓差的核心因素，尤其是柵源極電壓的最大和最小值范圍。

PMOS 架構(gòu)的穩(wěn)壓器工作時，柵源極需施加負(fù)電壓：當(dāng)輸入電壓或負(fù)載電流升高時，控制電路會進(jìn)一步降低柵極電壓，使柵源極負(fù)壓增大。在 PMOS 電路中，源極電壓（V_S）等于輸入電壓，當(dāng)柵極電壓被拉至負(fù)電源軌時，柵源極負(fù)壓達(dá)到最大值，即V_GS = - 輸入電壓。減小壓差（輸入電壓 - 輸出電壓）并不會影響柵源極負(fù)壓的幅值，因此 PMOS 架構(gòu)更易實(shí)現(xiàn) LDO 設(shè)計。

NMOS 架構(gòu)的情況則截然相反：當(dāng)輸入電壓降低時，控制電路需提高柵極電壓，增大柵源極正電壓。誤差放大器的柵極電壓調(diào)節(jié)范圍仍為輸入電壓至地電位，但此時源極電壓等于輸出電壓，因此柵源極電壓的最大值為輸入電壓 - 輸出電壓，即場效應(yīng)管的漏源極電壓。

場效應(yīng)管的柵源極電壓需高于約 2 伏的閾值電壓才能導(dǎo)通，這使得上述基礎(chǔ) NMOS 架構(gòu)穩(wěn)壓器的最小壓差被限制在 2 伏，遠(yuǎn)達(dá)不到 LDO 的設(shè)計要求。

在輸入電壓與誤差放大器正電源軌之間增加內(nèi)置電荷泵，可解決這一問題（圖 2）。電荷泵能抬升誤差放大器的正電源軌電壓，使其能輸出更高的柵源極電壓，從而實(shí)現(xiàn) NMOS 架構(gòu)的 LDO 設(shè)計。另一種實(shí)現(xiàn)方式是通過外部偏置引腳（BIAS）為誤差放大器提供更高的正電源軌，德州儀器新款超低壓差 LDO 便采用了這一方案。

2. 這里，對基本NMOS電路進(jìn)行修改以支持LDO工作?？梢允褂贸潆姳没蛲獠科秒妷?。

如前所述，低噪聲是線性穩(wěn)壓器和 LDO 的核心優(yōu)勢，許多應(yīng)用中都會采用 LDO 對開關(guān)電源的噪聲輸出進(jìn)行濾波處理。器件數(shù)據(jù)手冊中有兩個參數(shù)用于表征 LDO 的噪聲性能，接下來將對其展開分析。

輸入噪聲與電源抑制比

電源抑制比（PSRR） 也被稱為電源紋波抑制比，用于衡量 LDO 抑制輸入側(cè)外部噪聲（如開關(guān)電源產(chǎn)生的噪聲）的能力，其數(shù)值為特定應(yīng)用頻率范圍內(nèi)，LDO 輸出紋波與輸入紋波的比值。圖 3 為 TPS717 的電源抑制比隨電流變化的曲線，該器件是一款低噪聲、高帶寬電源抑制比的 LDO，最大輸出電流為 150 毫安。

3. TPS717 采用高帶寬、高增益的誤差環(huán)路增益，以實(shí)現(xiàn)高 PSRR。

電源抑制比的單位為分貝（dB），數(shù)值越高，噪聲抑制能力越強(qiáng)，計算公式為：

有多個因素會影響電源抑制比：負(fù)載電流增大時，對高低頻段的電源抑制比都會產(chǎn)生影響。場效應(yīng)管的輸出阻抗與漏極電流成反比，因此負(fù)載電流增大會降低誤差環(huán)路增益，導(dǎo)致低頻段電源抑制比下降；同時，負(fù)載電流增大還會使輸出極點(diǎn)向高頻段偏移，拓寬反饋環(huán)路的帶寬，從而提升高頻段的電源抑制比。

當(dāng)漏源極電壓低于約 1 伏時，場效應(yīng)管會從有源（飽和）工作區(qū)過渡到三極管 / 歐姆區(qū)，導(dǎo)致反饋環(huán)路增益下降，電源抑制比也會隨之降低。

對比不同 LDO 的電源抑制比性能時，需保證輸入電壓 - 輸出電壓的差值和負(fù)載電流一致；同時，由于低輸出電壓下的電源抑制比通常更優(yōu)，還需對比輸出電壓相同的 LDO 器件。

輸出噪聲與頻譜噪聲密度

LDO 本身并非無噪聲器件，其內(nèi)部會產(chǎn)生固有噪聲，疊加在上述殘余輸入噪聲上并體現(xiàn)在輸出端。LDO 及其他電子器件的固有噪聲由多種物理機(jī)制產(chǎn)生：

• 熱噪聲：有源和無源器件中均會產(chǎn)生，由導(dǎo)體中電荷載流子（電子或空穴）的隨機(jī)熱運(yùn)動引起，與絕對溫度成正比，與電流無關(guān)，屬于頻譜平坦的白噪聲；

• 閃爍噪聲：僅存在于有源器件中，特性隨制程工藝變化，與電流成正比，與頻率成反比，因此也被稱為 1/f 噪聲；

• 散粒噪聲：由電子或空穴隨機(jī)穿過 PN 結(jié)等勢壘引起，與電流相關(guān)，頻譜同樣平坦。

固有噪聲的單位為微伏 / 根號赫茲（μV/√Hz），LDO 數(shù)據(jù)手冊中會通過輸出頻譜噪聲密度曲線 表征噪聲隨頻率的變化規(guī)律，通常還會提供多條曲線，展示輸出電流、輸出電壓等參數(shù)對輸出噪聲的影響。

圖 4 為某款 1 安培高精度低噪聲 LDO 的頻譜噪聲密度隨輸出電壓變化的曲線，該器件的最大壓差為 200 毫伏。

4. 隨著低頻的VOUT增加，LDO的頻譜噪聲密度會增加。

LDO 的輸出噪聲主要集中在低頻段，為方便對比，數(shù)據(jù)手冊中通常會給出一個綜合噪聲值，即10 赫茲至 100 千赫茲頻率范圍內(nèi)的輸出噪聲積分值，單位為微伏均方根（μVRMS）。以此為指標(biāo)，TPS7A91 的輸出噪聲為 4.7 微伏均方根。

對比不同廠商的器件時需注意：部分廠商的數(shù)據(jù)手冊會選擇其他頻率范圍進(jìn)行噪聲積分，如 100 赫茲至 100 千赫茲，甚至自定義積分范圍。選擇特定頻率范圍積分可能會掩蓋器件的不良噪聲特性，因此除了關(guān)注積分值，還需仔細(xì)查看各頻段的噪聲曲線。

提升 LDO 噪聲性能：從基準(zhǔn)電壓電路入手

如何提升標(biāo)準(zhǔn) LDO 的噪聲性能？盡管 LDO 的所有元器件都會產(chǎn)生噪聲，但基準(zhǔn)電壓電路 是主要的噪聲源，原因有二：其一，該電路包含多個易產(chǎn)生噪聲的有源和無源器件；其二，基準(zhǔn)電壓上的任何噪聲都會被誤差放大器放大，輸入至基準(zhǔn)電壓的紋波也會被放大并體現(xiàn)在輸出端。因此，帶隙基準(zhǔn)電路不僅要具備低噪聲特性，還需擁有高電源抑制比。

解決內(nèi)部噪聲和電源抑制比問題的簡單方法，是在帶隙基準(zhǔn)電路的輸出端串聯(lián)一個低通濾波器（LPF）。如圖 5 所示，可通過在原有內(nèi)置電阻 R_NR/SS 上外接電容 C_NR/SS 構(gòu)成低通濾波器，許多低噪聲 LDO 都專門設(shè)置了對應(yīng)的引腳。

5. 添加降噪電容（1）和前饋電容（2）可以提升LDO噪聲性能。

該電容具備雙重功能：LDO 上電初期，誤差放大器檢測到的基準(zhǔn)電壓會隨電容通過內(nèi)置電阻充電而逐漸上升，換言之，低通濾波器實(shí)現(xiàn)了軟啟動 功能，這也是電阻和電容下標(biāo)標(biāo)注 “NR/SS（噪聲抑制 / 軟啟動）” 的原因。若 LDO 上電時需要為大容量輸出電容充電，軟啟動功能可有效避免電路進(jìn)入限流狀態(tài)。

低通濾波器并非萬能：其會讓帶隙基準(zhǔn)電路的低頻紋波通過，導(dǎo)致 LDO 低頻段的電源抑制比下降。采用低等效串聯(lián)電阻（ESR）的陶瓷輸出電容，可改善電源抑制比性能，電容容值需根據(jù)應(yīng)用的關(guān)鍵工作頻率選擇；同時，合理的電路板布局設(shè)計，能減少電路板寄生參數(shù)導(dǎo)致的輸入紋波向輸出端的串?dāng)_。

另一項防止輸出噪聲被誤差放大器放大的策略，是增加前饋電容（C_FF）。前饋電容可對電阻 R1 進(jìn)行交流旁路，在保持直流增益不變的前提下，降低電路的高頻增益。

增加前饋電容會對 LDO 的多項性能產(chǎn)生積極影響，包括噪聲性能、穩(wěn)定性、負(fù)載響應(yīng)和電源抑制比，同時還能提高反饋環(huán)路的相位裕度，改善 LDO 的負(fù)載瞬態(tài)響應(yīng)，減少振蕩并縮短建立時間。

標(biāo)準(zhǔn)三端固定輸出 LDO 的電阻 R1/R2 分壓節(jié)點(diǎn)集成在器件內(nèi)部，無法外接前饋電容，但許多專為低噪聲設(shè)計的 LDO 會將該節(jié)點(diǎn)引出為引腳。當(dāng)然，可調(diào)輸出 LDO（如圖 6、7 中的 TPS7A91）均配備反饋引腳（FB），可外接分壓電阻和前饋電容，該器件還設(shè)有噪聲抑制 / 軟啟動電容引腳（C_NR/SS）。

6. TPS7A91是一種可調(diào)輸出的低噪聲運(yùn)行型LDO。

7. 添加前饋電容C_FF可改進(jìn)在低頻下的輸出噪聲表現(xiàn)。

下表總結(jié)了上述兩種噪聲抑制方案（噪聲抑制電容、前饋電容）在不同頻率段對 LDO 性能的影響。

總結(jié)

LDO 是目前線性穩(wěn)壓領(lǐng)域的主流架構(gòu)。本文介紹了兩種主流的場效應(yīng)管 LDO 架構(gòu)，分析了 LDO 的噪聲來源，并闡述了提升其噪聲性能的實(shí)用方法。如需深入了解 LDO 噪聲相關(guān)知識、電源抑制比詳細(xì)解析，或前饋電容的應(yīng)用技巧，可參閱相關(guān)專業(yè)資料。

德州儀器現(xiàn)提供超過 500 款適用于不同應(yīng)用場景的 LDO 器件，為設(shè)計人員提供豐富的性能選擇，包括低噪聲、寬輸入電壓、小封裝、低靜態(tài)電流以及處理器專用型等各類器件。