人工智能正逐步切入可編程邏輯的設(shè)計(jì)與管理領(lǐng)域，憑借技術(shù)優(yōu)勢(shì)簡(jiǎn)化并加速設(shè)計(jì)流程中的多個(gè)關(guān)鍵環(huán)節(jié)。

盡管現(xiàn)場(chǎng)可編程門陣列（FPGA）和數(shù)字信號(hào)處理器（DSP）的效率仍不及專用硬連線芯片，但在生命科學(xué)、人工智能處理、汽車電子以及 5G/6G 芯片等需求快速迭代的市場(chǎng)中，二者仍具備不可替代的價(jià)值。現(xiàn)場(chǎng)可編程特性不僅能適配新協(xié)議、新標(biāo)準(zhǔn)的升級(jí)迭代，支持硬件架構(gòu)的靈活修改，還能像一塊 “空白畫(huà)布”，靈活承載各類工作負(fù)載。

英特爾Altera事業(yè)部業(yè)務(wù)管理集團(tuán)負(fù)責(zé)人文卡特?亞達(dá)瓦利表示：“芯片外圍配有可編程的輸入輸出環(huán)，可對(duì)接各類輸入輸出接口，并將其轉(zhuǎn)換為相應(yīng)信號(hào)，進(jìn)而在芯片架構(gòu)內(nèi)構(gòu)建出支持后處理的、面向特定工作負(fù)載的處理引擎?！?/p>

然而，FPGA、嵌入式 FPGA（eFPGA）和 DSP 的設(shè)計(jì)工作兼具復(fù)雜性與高耗時(shí)性。阿泰里斯公司產(chǎn)品管理與營(yíng)銷副總裁安迪?奈廷格爾指出：“FPGA 的應(yīng)用潛力遠(yuǎn)不止于原型驗(yàn)證，在特定功能場(chǎng)景中本可實(shí)現(xiàn)更廣泛的落地，比如在緩解內(nèi)存和輸入輸出瓶頸方面，F(xiàn)PGA 堪稱理想之選。但 FPGA 的編程工作依舊難度頗高，完成一項(xiàng)同類任務(wù)，為 FPGA 編程需要掌握寄存器傳輸級(jí)（RTL）設(shè)計(jì)技能，而面向 GPU 的軟件編程則無(wú)此要求。”

盡管 FPGA 工程師已對(duì)比特流的輸入輸出方式進(jìn)行了優(yōu)化，但仍需配套專屬的軟件棧對(duì)其進(jìn)行管理。巴亞系統(tǒng)公司首席商務(wù)官南丹?納揚(yáng)帕利表示：“賽靈思（現(xiàn)歸屬AMD（Xilinx））、Altera等企業(yè)在其 FPGA 架構(gòu)基礎(chǔ)上，搭建了核心中央處理器（CPU）集群，進(jìn)一步提升了可編程性。這些企業(yè)正試圖解決各類編程難題，但要開(kāi)發(fā)一套能同時(shí)適配 GPU、CPU 和 FPGA 的通用方案，難度極大。適配的軟件棧種類越多，技術(shù)迭代的速度就越難提升?！?/p>

當(dāng)前，可編程邏輯的全流程管理均依托軟件抽象層實(shí)現(xiàn)。亞達(dá)瓦利稱：“可編程性由頂層的軟件層管控。針對(duì) FPGA，我們已推出業(yè)內(nèi)領(lǐng)先的設(shè)計(jì)工具，可對(duì)工作負(fù)載進(jìn)行綜合、布局和封裝，以最優(yōu)的功耗、面積指標(biāo)，為用戶匹配最適合的 FPGA 芯片方案。這套工具鏈已成為企業(yè)最核心的競(jìng)爭(zhēng)壁壘，這也是鮮有企業(yè)能突破技術(shù)瓶頸、實(shí)現(xiàn)落地的原因。芯片硬件的制造門檻并非高不可攀，但開(kāi)發(fā)一套能實(shí)現(xiàn)高效適配的復(fù)雜軟件棧卻難度極大，而軟件棧的復(fù)雜程度，取決于企業(yè)想要覆蓋的應(yīng)用范圍和實(shí)現(xiàn)的可編程類型?！?/p>

圖 1：FPGA 人工智能開(kāi)發(fā)流程 來(lái)源：英特爾Altera

（流程說(shuō)明：1. 模型轉(zhuǎn)換 —— 將 PyTorch、TensorFlow、Keras、ONNX、KALDI 等框架的預(yù)訓(xùn)練模型，通過(guò) OpenVINO 模型優(yōu)化器轉(zhuǎn)換為.bin、.xml 格式的中間數(shù)據(jù)表示；2. 優(yōu)化部署 —— 借助 FPGA 人工智能套件、Prime 設(shè)計(jì)軟件完成優(yōu)化與部署；3.IP 生成 —— 最終生成 FPGA 可用的中間知識(shí)產(chǎn)權(quán)核，參與人員涵蓋人工智能開(kāi)發(fā)工程師、FPGA 開(kāi)發(fā)工程師、系統(tǒng)集成工程師）

展望未來(lái)，智能代理人工智能有望進(jìn)一步加速 FPGA 的設(shè)計(jì)流程，盡管它未必能直接協(xié)助用戶完成產(chǎn)品端的 FPGA 編程工作。亞達(dá)瓦利表示：“我們對(duì)未來(lái)的人工智能應(yīng)用機(jī)遇充滿期待，借助這項(xiàng)技術(shù)，工程師無(wú)需成為 FPGA 或?qū)Ｓ眉呻娐罚ˋSIC）設(shè)計(jì)領(lǐng)域的頂尖專家。智能代理可將各類設(shè)計(jì)編碼轉(zhuǎn)化為通用的標(biāo)準(zhǔn)化編碼，工程師只需通過(guò)語(yǔ)音、圖表、電路圖等任意方式輸入設(shè)計(jì)信息，智能代理經(jīng)過(guò)多輪迭代優(yōu)化，就能輸出最終的設(shè)計(jì)代碼。這是我們追求的理想狀態(tài)，目前智能代理人工智能尚未實(shí)現(xiàn)這一目標(biāo)，但這一發(fā)展機(jī)遇正吸引更多從業(yè)者參與到平臺(tái)的創(chuàng)新中來(lái)。”

人工智能帶來(lái)的新挑戰(zhàn)

無(wú)論是首次接觸 FPGA 的用戶，還是熟悉 FPGA 設(shè)計(jì)并嘗試融入人工智能技術(shù)的資深開(kāi)發(fā)者，都面臨著新的挑戰(zhàn)。AMD（Xilinx）自適應(yīng)與嵌入式產(chǎn)品營(yíng)銷高級(jí)經(jīng)理羅布?鮑爾表示：“隨著高級(jí)綜合等技術(shù)的發(fā)展，F(xiàn)PGA 的編程難度已有所降低，目前已有多款工具能將算法代碼或 C 語(yǔ)言代碼轉(zhuǎn)化為寄存器傳輸級(jí)代碼。從工具流角度來(lái)看，我們推出的 Vitis AI 等工具，已能實(shí)現(xiàn) PyTorch 模型到人工智能引擎的無(wú)縫對(duì)接，這一能力至關(guān)重要，能幫助用戶快速將人工智能模型落地到硬件芯片中，相關(guān)技術(shù)的落地難度已顯著降低。”

不過(guò)，鮑爾表示目前基于人工智能的寄存器傳輸級(jí)代碼生成輔助工具仍較為稀缺?！暗趯⑷斯ぶ悄芄ぷ髫?fù)載落地到芯片的環(huán)節(jié)，技術(shù)已取得長(zhǎng)足進(jìn)步。我們明確了需要支持的模型類型，隨后對(duì)編譯器、量化器等工具進(jìn)行優(yōu)化，實(shí)現(xiàn)了人工智能模型向芯片的高效落地?！?/p>

也有企業(yè)已實(shí)現(xiàn)借助智能代理生成寄存器傳輸級(jí)代碼。ChipAgents 公司創(chuàng)始人兼首席執(zhí)行官威廉?王表示：“針對(duì) FPGA 這類可編程器件，原生人工智能編譯器和智能代理能從高級(jí)語(yǔ)言代碼或自然語(yǔ)言中推導(dǎo)出設(shè)計(jì)意圖，自動(dòng)生成寄存器傳輸級(jí)代碼或高級(jí)綜合代碼，并對(duì)工作負(fù)載的映射、流水線設(shè)計(jì)和時(shí)序收斂進(jìn)行自動(dòng)優(yōu)化。編譯器正逐步向自適應(yīng)流水線架構(gòu)演進(jìn)，能根據(jù)模型架構(gòu)和算子的變化，對(duì)計(jì)算核心、內(nèi)存布局、并行度和任務(wù)調(diào)度進(jìn)行實(shí)時(shí)優(yōu)化?！?/p>

在片上系統(tǒng)（SoC）中集成獨(dú)立或嵌入式 FPGA 并非難事，但要讓其與人工智能技術(shù)協(xié)同工作，仍需專業(yè)的技術(shù)知識(shí)。西門子 EDA 項(xiàng)目總監(jiān)拉塞爾?克萊因表示：“下游客戶正面臨這樣的挑戰(zhàn)：原本純軟件的開(kāi)發(fā)工作，如今需要涉及 FPGA 中的硬件設(shè)計(jì)，這一轉(zhuǎn)變讓不少開(kāi)發(fā)者望而生畏。如今行業(yè)內(nèi)普遍存在這樣的需求：手中已有成熟的算法，需要落地到 FPGA 中，但團(tuán)隊(duì)中缺乏資深的硬件設(shè)計(jì)工程師，能否借助工具將 C 語(yǔ)言函數(shù)直接轉(zhuǎn)化為 FPGA 可執(zhí)行的代碼？傳統(tǒng)的高級(jí)綜合技術(shù)主要用于加速設(shè)計(jì)流程，而我們目前正嘗試實(shí)現(xiàn)有限的 Python 語(yǔ)言支持，將其編譯后落地到 FPGA 架構(gòu)中。盡管 FPGA 的傳統(tǒng)設(shè)計(jì)語(yǔ)言為 Verilog 或 VHDL，但更高級(jí)的設(shè)計(jì)方法正在涌現(xiàn)，這些方法將更貼合軟件開(kāi)發(fā)工程師的使用習(xí)慣，助力其將算法快速落地到 FPGA 中，充分發(fā)揮 FPGA 在功耗和性能方面的優(yōu)勢(shì)。”

另一種解決方案是提升編譯器的智能水平，為其賦予更多的智能特性?？巳R因表示：“這樣一來(lái)，工程師在為 FPGA 編程時(shí)，就能減少對(duì)硬件設(shè)計(jì)知識(shí)的依賴。但目前行業(yè)尚未實(shí)現(xiàn)這一目標(biāo)，AMD（Xilinx）沒(méi)有，該領(lǐng)域的所有企業(yè)都未能推出這樣的產(chǎn)品 —— 讓軟件開(kāi)發(fā)工程師無(wú)需專業(yè)知識(shí)，僅通過(guò)編譯器就能直接輸出可用的設(shè)計(jì)結(jié)果。這項(xiàng)工作仍需要工程師掌握一定的硬件設(shè)計(jì)和數(shù)據(jù)流知識(shí)，并非軟件開(kāi)發(fā)工程師無(wú)法學(xué)習(xí)這些知識(shí)，相反，他們完全有能力掌握。軟件開(kāi)發(fā)工程師可以接觸并學(xué)習(xí)這類技術(shù)，通過(guò)一定的培訓(xùn)，將原本運(yùn)行在 CPU 上的算法遷移到可編程邏輯中。從長(zhǎng)遠(yuǎn)來(lái)看，這將成為編程工作的延伸，工程師只需思考：‘編寫(xiě)完程序后，是編譯到 CPU 上運(yùn)行，還是 GPU，亦或是 FPGA 架構(gòu)中？’這是行業(yè)的長(zhǎng)期發(fā)展愿景，目前該領(lǐng)域的所有參與者都在朝著這一方向穩(wěn)步推進(jìn)?！?/p>

FPGA 設(shè)計(jì)的一大挑戰(zhàn)，是針對(duì)特定工作負(fù)載實(shí)現(xiàn)功耗、性能和延遲的最優(yōu)平衡優(yōu)化。鮑爾表示：“這三者的平衡始終是設(shè)計(jì)的核心，尤其是在嵌入式領(lǐng)域，成本優(yōu)化同樣是重中之重。開(kāi)發(fā)者可以在筆記本電腦上運(yùn)行人工智能模型，但這樣的方案無(wú)法滿足邊緣系統(tǒng)對(duì)性能的嚴(yán)苛要求?！?/p>

圖 2：可編程邏輯與處理器的預(yù)處理耗時(shí)對(duì)比（綠色代表低延遲、確定性延遲，紅色代表高延遲、非確定性延遲） 來(lái)源：AMD（Xilinx）

（左側(cè)：基于處理器的方案 —— 傳感器→固定輸入輸出接口→硬件圖像信號(hào)處理器→外部?jī)?nèi)存→處理器（CPU/GPU）→面向特定任務(wù)的預(yù)處理→推理加速器，未針對(duì)特定任務(wù)優(yōu)化，執(zhí)行時(shí)間長(zhǎng)；

右側(cè)：基于可編程邏輯的方案 —— 傳感器→可編程邏輯輸入輸出接口→硬件圖像信號(hào)處理器→可編程邏輯→標(biāo)準(zhǔn)圖像預(yù)處理 + 面向特定任務(wù)的預(yù)處理→推理加速器，電路針對(duì)特定任務(wù)定制，執(zhí)行時(shí)間更短）

人工智能模型的部署、測(cè)試和功能驗(yàn)證工作，需要開(kāi)發(fā)者經(jīng)歷一定的學(xué)習(xí)過(guò)程。鮑爾表示：“技術(shù)迭代的速度如此之快，當(dāng)下使用和驗(yàn)證的模型可能很快就會(huì)被淘汰，一年后或許就會(huì)出現(xiàn)性能更優(yōu)的模型，因此開(kāi)發(fā)者需要具備快速適配新模型的能力。針對(duì)不同的研發(fā)難題，開(kāi)發(fā)者面臨的技術(shù)挑戰(zhàn)也各不相同。”

工作負(fù)載遷移與可編程性在人工智能模型中的作用

巴亞系統(tǒng)的納揚(yáng)帕利表示，如果設(shè)計(jì)工程師明確知曉要運(yùn)行的人工智能模型，就能設(shè)計(jì)出一款效率極高的人工智能加速器來(lái)完成相應(yīng)任務(wù)?！暗斯ぶ悄苣Ｐ吞幱诔掷m(xù)的迭代變化中，因此硬件需要具備一定的可編程性。此外，工程師還需要根據(jù)加速器的架構(gòu)，搭建相應(yīng)的軟件抽象層，讓開(kāi)發(fā)者無(wú)需每次都重新學(xué)習(xí)新的開(kāi)發(fā)方法?！?/p>

由于未來(lái)的技術(shù)發(fā)展存在不確定性，硬件具備一定的可編程性至關(guān)重要。納揚(yáng)帕利稱：“以英偉達(dá)的產(chǎn)品為例，其核心仍是一款搭載加速模塊的 GPU，具備高度的可編程性，而 CUDA 編程框架正是其成功的關(guān)鍵。能否在保證可編程性的同時(shí)實(shí)現(xiàn)高效優(yōu)化，是企業(yè)能否取得成功的核心因素?！?/p>

隨著行業(yè)格局的持續(xù)演變，這些考量凸顯了 FPGA 和人工智能系統(tǒng)設(shè)計(jì)中，可編程性、效率和適應(yīng)性三者之間的動(dòng)態(tài)關(guān)聯(lián)。盡管優(yōu)化仍是設(shè)計(jì)的核心關(guān)注點(diǎn)，但人工智能模型的迭代速度已開(kāi)始趨于平穩(wěn)。

ChipAgents 公司研究主管張克勛表示：“四五前，當(dāng)業(yè)內(nèi)人士為機(jī)器學(xué)習(xí)或人工智能工作負(fù)載開(kāi)發(fā)編譯器時(shí)，都對(duì)智能編譯器的發(fā)展前景充滿期待，希望能打造出一款優(yōu)秀的編譯器，將任意架構(gòu)的人工智能模型轉(zhuǎn)化為高效的中間表示。但如今，針對(duì)人工智能模型的智能編譯器研發(fā)投入已大幅減少，因?yàn)槿斯ぶ悄茴I(lǐng)域最核心、占比最大的工作負(fù)載，已不再是開(kāi)發(fā)各類不同的模型架構(gòu)并逐一測(cè)試。正是在那個(gè)階段，行業(yè)對(duì)編譯器的需求達(dá)到頂峰，因?yàn)樾枰柚幾g器加速各類新穎、多樣的模型架構(gòu)的落地。”

當(dāng)前人工智能領(lǐng)域最核心的工作負(fù)載之一，是基于變換器架構(gòu)的矩陣乘法運(yùn)算，該架構(gòu)也是大語(yǔ)言模型的底層核心。張克勛表示：“至少對(duì)于大語(yǔ)言模型而言，硬件無(wú)需具備過(guò)高的可編程性，因?yàn)檫@類模型僅需處理一種類型的工作負(fù)載?！?/p>

設(shè)計(jì)工程師對(duì)編程語(yǔ)言的選擇，也會(huì)影響硬件的運(yùn)行效率。弗勞恩霍夫應(yīng)用集成系統(tǒng)工程研究所高效電子學(xué)部門負(fù)責(zé)人安迪?海尼希表示：“這是一個(gè)普遍存在的問(wèn)題，若使用 Python 等高級(jí)編程語(yǔ)言編寫(xiě)代碼，硬件的功耗效率必然會(huì)有所損失，其功耗表現(xiàn)遠(yuǎn)不如使用嵌入式 C 語(yǔ)言或 C++ 語(yǔ)言編寫(xiě)的代碼?！?/p>

由此可見(jiàn)，高級(jí)編程語(yǔ)言雖能降低編程難度，卻可能導(dǎo)致功耗效率的損失。海尼希指出：“從這一角度來(lái)看，軟硬件協(xié)同設(shè)計(jì)無(wú)疑是實(shí)現(xiàn)能耗大幅優(yōu)化的最佳途徑，但目前這一理念尚未得到廣泛落地，因?yàn)橐鉀Q相關(guān)問(wèn)題，需要更高層次的抽象設(shè)計(jì)?！?/p>

FPGA 設(shè)計(jì)的技術(shù)發(fā)展

FPGA 設(shè)計(jì)的一大挑戰(zhàn)，是開(kāi)發(fā)出靈活性足夠高的工具，以適配各類差異顯著的應(yīng)用場(chǎng)景。Altera的亞達(dá)瓦利表示，這一問(wèn)題已得到部分解決 —— 目前行業(yè)已推出易用的集成化軟件流，能讓人工智能開(kāi)發(fā)工程師、FPGA 工程師以及嵌入式 / 片上系統(tǒng)開(kāi)發(fā)工程師在統(tǒng)一的設(shè)計(jì)環(huán)境中開(kāi)展協(xié)作。

FPGA 的分析工作也正變得更加簡(jiǎn)便。亞達(dá)瓦利稱：“新一代的功耗和熱分析工具的精度已大幅提升，能為設(shè)計(jì)工程師提供智能優(yōu)化建議，助力其在整個(gè)設(shè)計(jì)和電路板布局過(guò)程中，更好地管控能耗與熱約束?！?/p>

盡管 FPGA 本質(zhì)上屬于數(shù)字器件，但其分析工作卻需要達(dá)到極高的模擬精度，與內(nèi)存、互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）和圖像傳感器的分析要求相近。新思科技產(chǎn)品營(yíng)銷總監(jiān)馬克?斯溫嫩表示：“FPGA 雖為純數(shù)字器件，但對(duì)其熔絲工作原理、電阻及各類組件的分析，可基于其重復(fù)的架構(gòu)特征，對(duì)單個(gè)單元進(jìn)行深度分析后再推及整體，而這一分析過(guò)程涉及大量的模擬領(lǐng)域知識(shí)。尤其是在高速工作場(chǎng)景下，電源傳輸、信號(hào)完整性等分析工作，均包含模擬分析的相關(guān)內(nèi)容。這類含模擬分析環(huán)節(jié)的器件的一大問(wèn)題，是分析對(duì)象的規(guī)模通常極為龐大，而傳統(tǒng)的模擬設(shè)計(jì)對(duì)象規(guī)模較小，模擬設(shè)計(jì)工具也主要針對(duì)小規(guī)模設(shè)計(jì)開(kāi)發(fā)?！?/p>

斯溫嫩表示，新一代的云原生工具和更完善的基礎(chǔ)設(shè)施，讓 FPGA 設(shè)計(jì)工程師得以首次對(duì)完整的設(shè)計(jì)方案進(jìn)行全細(xì)節(jié)的深度分析。

DSP 的設(shè)計(jì)與部署

FPGA 并非唯一的可編程硬件選擇，也并非唯一受人工智能技術(shù)挑戰(zhàn)的器件。盡管人工智能讓 DSP 的設(shè)計(jì)工作變得更加簡(jiǎn)便，但現(xiàn)實(shí)世界傳感器產(chǎn)生的模擬信息持續(xù)增加，也讓 DSP 的設(shè)計(jì)復(fù)雜度不斷攀升。

楷登電子產(chǎn)品管理與營(yíng)銷高級(jí)總監(jiān)、計(jì)算機(jī)視覺(jué) / 人工智能產(chǎn)品負(fù)責(zé)人阿莫爾?博卡爾表示：“機(jī)器學(xué)習(xí)技術(shù)可依據(jù)模擬仿真數(shù)據(jù)自動(dòng)調(diào)優(yōu) DSP 算法，助力數(shù)模混合協(xié)同設(shè)計(jì)，這不僅能縮短設(shè)計(jì)周期，還能幫助工程師在模擬精度與 DSP 復(fù)雜度之間找到最佳平衡點(diǎn)?！?/p>

這種復(fù)雜度的提升，正推動(dòng)設(shè)計(jì)團(tuán)隊(duì)改變數(shù)模設(shè)計(jì)的協(xié)作模式。博卡爾指出：“過(guò)去，數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)是兩個(gè)相互獨(dú)立的領(lǐng)域，而如今，二者需要深度協(xié)同、緊密配合?！?/p>

功耗與面積的權(quán)衡，也成為設(shè)計(jì)工作的核心關(guān)注點(diǎn)。博卡爾解釋道：“模擬模塊的效率較高，但難以實(shí)現(xiàn)規(guī)?；瘮U(kuò)展；而基于 DSP 的解決方案雖能提升性能，卻會(huì)帶來(lái)更高的功耗和芯片面積成本。設(shè)計(jì)工程師需要在二者之間找到平衡：是選擇高分辨率的模數(shù)轉(zhuǎn)換器（ADC）以簡(jiǎn)化 DSP 的工作，還是選擇低分辨率的 ADC，讓 DSP 承擔(dān)更多的信號(hào)處理工作？”

在邊緣人工智能的部署過(guò)程中，開(kāi)發(fā)者需要明確區(qū)分：哪些工作負(fù)載運(yùn)行在傳統(tǒng) DSP 上，哪些運(yùn)行在面向低功耗嵌入式設(shè)備機(jī)器學(xué)習(xí)優(yōu)化的向量擴(kuò)展架構(gòu)上（如安謀國(guó)際的 Helium 架構(gòu)）。英飛凌科技物聯(lián)網(wǎng)、計(jì)算與無(wú)線業(yè)務(wù)部高級(jí)副總裁史蒂文?泰托西安舉例道：“以智能運(yùn)動(dòng)手表為例，絕大部分的音頻處理工作由傳統(tǒng) DSP 完成，而相當(dāng)一部分的信號(hào)預(yù)處理工作，則由安謀國(guó)際 Cortex M55 微控制器中搭載 Helium 向量擴(kuò)展架構(gòu)的 DSP 完成。這款 DSP 的應(yīng)用場(chǎng)景與音頻處理 DSP 截然不同，其主要承擔(dān)信號(hào)的前后濾波工作。”

這一設(shè)計(jì)難題同樣存在于汽車電子領(lǐng)域。英飛凌連接安全系統(tǒng)事業(yè)部總裁兼首席執(zhí)行官托馬斯?羅斯特克表示：“人工智能無(wú)法直接解決芯片的分割和系統(tǒng)架構(gòu)設(shè)計(jì)問(wèn)題，它只是為工程師提供了一種全新的數(shù)據(jù)分析方式，并基于分析結(jié)果給出反饋建議?！?/p>

內(nèi)存編譯器

隨著人工智能模型的復(fù)雜度持續(xù)提升，且行業(yè)逐步向 “軟件優(yōu)先” 的設(shè)計(jì)方法論轉(zhuǎn)型，市場(chǎng)對(duì)高級(jí)內(nèi)存編譯器的需求也與日俱增。

新思科技嵌入式內(nèi)存知識(shí)產(chǎn)權(quán)首席產(chǎn)品經(jīng)理達(dá)里爾?塞策表示：“如今，芯片架構(gòu)師在最終確定硬件規(guī)格前，會(huì)優(yōu)先考慮軟件算法的需求，尤其是機(jī)器學(xué)習(xí)和數(shù)據(jù)分析相關(guān)的算法需求。能否快速調(diào)整內(nèi)存架構(gòu)，以適配各類獨(dú)特的人工智能算法，已成為芯片設(shè)計(jì)企業(yè)的核心差異化競(jìng)爭(zhēng)優(yōu)勢(shì)。這一行業(yè)趨勢(shì)推動(dòng)了市場(chǎng)對(duì)高靈活性、可擴(kuò)展嵌入式內(nèi)存解決方案的內(nèi)存編譯器的需求。隨著人工智能應(yīng)用復(fù)雜度的提升，系統(tǒng)對(duì)專用數(shù)據(jù)結(jié)構(gòu)的依賴度不斷增加，導(dǎo)致大規(guī)模數(shù)據(jù)集的訪問(wèn)變得更加頻繁和并行化，內(nèi)存編譯器也需新增相應(yīng)特性，以滿足這些由軟件驅(qū)動(dòng)的全新需求。”

塞策補(bǔ)充道，新一代的內(nèi)存編譯器支持高度靈活的配置、超低電壓工作模式，以及豐富的多端口選項(xiàng)，讓芯片設(shè)計(jì)工程師能夠確信，其選用的內(nèi)存知識(shí)產(chǎn)權(quán)核可快速適配算法需求的變化?！懊嫦蛉斯ぶ悄軆?yōu)化的內(nèi)存特性包括：轉(zhuǎn)置數(shù)據(jù)流、針對(duì)稀疏數(shù)據(jù)應(yīng)用的功耗優(yōu)化設(shè)計(jì)，以及與乘加運(yùn)算單元（MAC）的節(jié)距匹配?！?/p>

結(jié)語(yǔ)

在各類應(yīng)用對(duì)處理器提出復(fù)雜的組合需求以實(shí)現(xiàn)特定目標(biāo)的背景下，F(xiàn)PGA、DSP 及其他可編程芯片在半導(dǎo)體領(lǐng)域的地位愈發(fā)重要。隨著人工智能模型和應(yīng)用的持續(xù)演進(jìn)，各類新型工具正不斷降低設(shè)計(jì)工程師和客戶利用可編程性的技術(shù)門檻。

Altera的亞達(dá)瓦利表示：“FPGA 的設(shè)計(jì)落地，由技術(shù)架構(gòu)師決定 —— 哪些功能模塊適合采用 FPGA 技術(shù)實(shí)現(xiàn)，哪些適合 GPU、ASIC 或其他芯片。這一前期的研討環(huán)節(jié)，我們稱之為架構(gòu)設(shè)計(jì)階段。工程師會(huì)對(duì)設(shè)計(jì)方案進(jìn)行深入分析和模塊分割，明確數(shù)據(jù)平面的哪些部分需要通過(guò) FPGA 實(shí)現(xiàn)，控制平面的哪些部分需要采用相應(yīng)的設(shè)計(jì)方案。最重要的是，在平衡市場(chǎng)需求和未來(lái)行業(yè)演進(jìn)趨勢(shì)的同時(shí)，這一實(shí)現(xiàn)方案的總擁有成本是否具備合理性?！?/p>

FPGA 的核心競(jìng)爭(zhēng)優(yōu)勢(shì)體現(xiàn)在四個(gè)方面：輸入輸出的靈活性、確定性低延遲、安全特性的靈活性，以及對(duì)各類非可控工作負(fù)載的整合能力。亞達(dá)瓦利稱：“工程師可從平臺(tái)層面，對(duì)風(fēng)險(xiǎn)架構(gòu)進(jìn)行合理設(shè)計(jì)，實(shí)現(xiàn)工作負(fù)載的高效編排與仲裁。最終，這些設(shè)計(jì)還需與頂層的軟件層實(shí)現(xiàn)良好的適配，這才是優(yōu)秀的軟硬件協(xié)同設(shè)計(jì)?！?/p>