更多客戶、更多設(shè)備、更多技術(shù)和更高性能——這才是定制的真正所在硅正朝著前進(jìn)。雖然摩爾定律仍在運(yùn)作，定制化正迅速成為推動(dòng)數(shù)據(jù)基礎(chǔ)設(shè)施變革、創(chuàng)新和性能的引擎。越來越多的用戶和芯片設(shè)計(jì)師正在擁抱這一趨勢，如果你想了解定制技術(shù)的前沿，最值得研究的芯片是數(shù)據(jù)中心的計(jì)算設(shè)備，即驅(qū)動(dòng)AI集群和云的XPU、CPU和GPU。到2028年，定制計(jì)算設(shè)備將占550億美元的收入，占市場的25%。為該細(xì)分市場開發(fā)的技術(shù)將滲透到其他細(xì)分市場。

以下是Marvell的三項(xiàng)最新創(chuàng)新：

多芯片封裝與RDL中介器

通過縮小晶體管實(shí)現(xiàn)性能和功耗提升變得越來越困難且成本高昂?！澳柖傻倪M(jìn)展明顯減緩。每一代技術(shù)，我們都無法獲得過去那種性能翻倍的提升，“Marvell的Mark Kuemerle說，副定制云解決方案技術(shù)總裁?！安恍业氖牵瑪?shù)據(jù)中心不在乎。他們需要一種每一代都能提升性能的方法。”

芯片組不再通過縮小晶體管來讓更多晶體管進(jìn)入有限空間，而是讓設(shè)計(jì)者能夠?qū)⒋判警B加，封裝作為垂直的上層結(jié)構(gòu)。

Marvell 于五月推出的 2.5D 封裝增加了有效計(jì)算量硅對于給定空間，2.8倍。同時(shí)，RDL中介器以更高效的方式布線。在傳統(tǒng)芯片組中，單個(gè)中介器覆蓋其所連接芯片的地面空間以及它們之間的任何區(qū)域。如果兩個(gè)計(jì)算核心位于芯片組封裝的兩側(cè)，中介器將覆蓋整個(gè)空間。

相比之下，Marvell? RDL中介器被裝配在單個(gè)計(jì)算芯片上，由六層互連管理連接。

2.5D和多層封裝。以現(xiàn)有制造技術(shù)，芯片的最大面積可達(dá)略超過800平方毫米。通過堆疊，XY封裝內(nèi)晶體管總數(shù)可以呈指數(shù)增長。在這些封裝中，RDL中介體是電梯井，以節(jié)省空間的方式實(shí)現(xiàn)層間和跨層的連接。

整體而言，封裝空間可支持1390毫米之硅以及四組高帶寬存儲(chǔ)器3/3E（HBM3/3E）。Marvell 多芯片封裝平臺(tái)實(shí)現(xiàn)了被動(dòng)器件的集成，以減少芯片組封裝中電源引起的潛在信號(hào)噪聲。

“幾年前，先進(jìn)的包裝只是次要考慮。它已成為關(guān)鍵的差異化因素。它的重要性和硅“，甚至更多，”Marvell先進(jìn)包裝高級(jí)工程師Mayank Mayukh說。“現(xiàn)在是做包裝工程師的好時(shí)機(jī)?！?/p>

定制SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）

““內(nèi)存”和“定制”這兩個(gè)詞在計(jì)算機(jī)領(lǐng)域中很少出現(xiàn)。大容量、商業(yè)生態(tài)系統(tǒng)的開放性、向更高密度的快速轉(zhuǎn)型以及存儲(chǔ)和存儲(chǔ)的極其復(fù)雜，都引導(dǎo)行業(yè)遵循標(biāo)準(zhǔn)。人工智能正在改變這一切。

憑借業(yè)界最高的每平方毫米帶寬，Marvell 定制 SRAM 使芯片設(shè)計(jì)師能夠回收高達(dá) 15% 的 2nm 設(shè)計(jì)總面積。減少 SRAM 的大小——片上緩存的首選內(nèi)存——使設(shè)計(jì)者能夠自由增加計(jì)算核心、增加內(nèi)存、降低設(shè)備尺寸或成本，或?qū)⒁陨纤蟹椒ńY(jié)合，以滿足特定的性能、功耗、使用場景或總成本目標(biāo)。雖然最常與CPU相關(guān)，SRAM也被用于交換機(jī)和其他芯片中。

Marvell 定制 SRAM 在相同密度下，在最高 3.75 GHz 頻率下，其待機(jī)功耗比標(biāo)準(zhǔn)片上 SRAM 低多 66%。

定制SRAM是Marvell在提升記憶力方面的第三項(xiàng)創(chuàng)新;每個(gè)節(jié)點(diǎn)針對內(nèi)存層級(jí)的不同層級(jí)（見下圖）。2024年12月，Marvell發(fā)布了定制HBM技術(shù)，旨在減少高帶寬內(nèi)存（HBM）密集堆棧所需的空間和功耗，同時(shí)將內(nèi)存容量提升高達(dá)33%。2024年7月，Marvell推出了Structera系列CXL控制器[JB1]，用于為云端服務(wù)器增加數(shù)TB內(nèi)存和輔助計(jì)算能力。

在內(nèi)存層級(jí)結(jié)構(gòu)中，SRAM 通常集成到 XPU 芯片中。雖然容量最小，但內(nèi)存速度最快存儲(chǔ) 庫并且坐落在距離XPU最近的地方。HBM包含在XPU封裝中，提供GB存儲(chǔ)空間。CXL放在相鄰的主板上，能提供數(shù)TB的存儲(chǔ)空間，但它和XPU的距離最遠(yuǎn)。

封裝集成電壓調(diào)節(jié)（PIVR）

半導(dǎo)體本質(zhì)上是微型電網(wǎng)。電力需要在異構(gòu)環(huán)境中以不同電壓范圍實(shí)時(shí)通過混沌環(huán)境（熱量和噪聲）通過復(fù)雜路徑分配給不同類別的“客戶”（邏輯、I/O等）。而且，雖然電力需求波動(dòng)不可預(yù)測，但電力供應(yīng)必須保持穩(wěn)定。

PIVR封裝本質(zhì)上允許系統(tǒng)設(shè)計(jì)師從使用板級(jí)電源傳輸系統(tǒng)——由多個(gè)元件組成的獨(dú)立子系統(tǒng)，通常位于印刷電路板上距離處理器數(shù)英寸處——轉(zhuǎn)向更小、更快、集成化硅芯片和被動(dòng)元件緊密耦合于處理器。

從車載到封裝式的轉(zhuǎn)變帶來了諸多好處?？s短電力傳輸路徑可將輸電損耗降低多達(dá)85%，從而使總功率輸出增加15%。集成還能減少電路板空間，降低系統(tǒng)成本。

接近還意味著更高的功率密度——每平方毫米3到4安培，而傳統(tǒng)方案為每平方米1.5到2安培——以實(shí)現(xiàn)更高的計(jì)算密度。此外，功率產(chǎn)生的噪聲大幅下降（見下圖）。更低的噪聲和更高的密度，反過來為每平方英尺的設(shè)施帶來更高的收入和更好的投資回報(bào)率鋪平了道路。換句話說，IVR使得當(dāng)前尖端芯片的功率能夠從500瓦提升到1200瓦，提升到4千瓦級(jí)別，并以更高效的方式利用這些功率。

通常，電壓調(diào)節(jié)器位于處理器較遠(yuǎn)處，位于板子底部。通過PIVR，它們可以集成到芯片封裝的底部。

過去十年，PIVR在行業(yè)中偶爾出現(xiàn)，但隨著技術(shù)進(jìn)步和對更好電力分配的緊迫需求，它正逐漸成為焦點(diǎn)。