AI基礎(chǔ)設(shè)施競賽如火如荼，如果說針對AI的處理器和加速器市場還有不同的競爭者瓜分蛋糕，那么AI所需要的存儲方面基本上是HBM技術(shù)一家獨大，三大存儲器廠商賺得盆滿缽滿。集邦咨詢預(yù)測，2026年全球存儲器市場的營收總額將達5516億美元，按照樂觀的估算全球半導(dǎo)體市場規(guī)模預(yù)計在1.18萬億美元左右，這意味著存儲器市場的營收可能占據(jù)全球半導(dǎo)體市場的一半左右，什么才是半導(dǎo)體市場的第一大主力不言而喻。 

隨著全球 AI 算力競賽加速，真正的瓶頸已不再是 GPU 架構(gòu)，而是存儲器的物理極限。HBM 產(chǎn)能仍被三星電子、SK 海力士、美光嚴(yán)格掌控。供應(yīng)緊張、定價權(quán)集中、擴產(chǎn)周期緩慢，導(dǎo)致 2024—2026 年 AI 供應(yīng)鏈持續(xù)出現(xiàn)結(jié)構(gòu)性失衡：“算力充足，存儲受限”。這并非短期周期性問題，而是由單一主導(dǎo)技術(shù)路線造成的結(jié)構(gòu)性鎖定—— 當(dāng)高帶寬存儲器等同于 HBM時，供應(yīng)鏈控制權(quán)自然高度集中。 

有暴利的地方自然就會有競爭，作為AI產(chǎn)業(yè)早期活躍玩家卻又同時算作是AI時代的失意者的英特爾和軟銀最近聯(lián)手整了一個大活，聯(lián)合發(fā)布號稱更適合AI時代存儲需求的ZAM（Z-Angle Memory），希望在爆炸式增長的存儲需求中瓜分一部分市場利潤。當(dāng)然除了ZAM之外，英偉達也在試圖擺脫HBM依賴，比如斥資 200 億美元買下Groq的人工智能推理芯片技術(shù)授權(quán)，該技術(shù)可徹底擺脫對高帶寬存儲器的依賴。

什么是ZAM？

根據(jù)資料介紹，ZAM作為一款可替代高帶寬存儲器的堆疊式動態(tài)隨機存取存儲器，其功耗較HBM降低 40% 至 50%，存儲密度更是達到后者的 2 至 3 倍。該產(chǎn)品由軟銀、東京大學(xué)與英特爾聯(lián)合成立的 Saimemory公司研發(fā)，富士通后續(xù)也加入了這一研發(fā)陣營。這項技術(shù)的最初研發(fā)成果來自英特爾、東京大學(xué)及日本其他學(xué)術(shù)機構(gòu)，ZAM的整體研發(fā)成本預(yù)計達7000萬美元，其中軟銀出資2100萬美元。 

ZAM憑借架構(gòu)與封裝層面的創(chuàng)新，實現(xiàn)了散熱性能的突破，具體優(yōu)勢體現(xiàn)在以下方面：

1. HBM采用垂直直連的硅通孔技術(shù)，而ZAM則運用對角互連技術(shù)，在裸片堆疊結(jié)構(gòu)中以斜向方式布設(shè)連接線路，大幅縮短信號傳輸路徑，降低電阻。

2. 采用銅 - 銅混合鍵合工藝，摒棄傳統(tǒng)焊料凸點設(shè)計，打造出 “單片式” 硅塊結(jié)構(gòu)，減少層間數(shù)據(jù)傳輸?shù)哪芎摹?/p>

3. 移除中心區(qū)域的硅通孔陣列后，芯片核心的實心硅體可充當(dāng)垂直均熱板，優(yōu)化的導(dǎo)熱性能減少了漏電現(xiàn)象，讓存儲器能在更低電壓下高效運行。

ZAM模塊將摒棄電容設(shè)計，在與人工智能芯片集成時，會采用嵌入式多裸片互連橋接技術(shù)。該技術(shù)通過在封裝襯底中嵌入超薄硅橋，實現(xiàn)各裸片間的高速連接，最大限度降低數(shù)據(jù)傳輸過程中的能耗。 

在產(chǎn)業(yè)鏈方面，英特爾和軟銀并非孤軍奮戰(zhàn)。Shinko Electric Industries與力積電（Powerchip Semiconductor）負(fù)責(zé)該存儲器的制造及原型機研發(fā)工作，英特爾則提供堆疊工藝技術(shù)支持。NEO Semiconductor是另一家加入該技術(shù)路線的研發(fā)企業(yè)。英特爾表示，ZAM的原型機計劃于2027年推出，量產(chǎn)工作定于2030年開展。

ZAM的真正價值：供應(yīng)鏈風(fēng)險管理，而非單純技術(shù)升級 

ZAM的出現(xiàn)并非始于 “我們有更好的存儲器”，而是源于更緊迫的共識：“AI 基礎(chǔ)設(shè)施不能只依賴兩家韓國存儲廠商?！?/strong>對英特爾而言，這本質(zhì)是平臺控制權(quán)問題。如果未來 AI 服務(wù)器繼續(xù)被鎖定在GPU+HBM架構(gòu)中，那么：

• 存儲器供應(yīng)節(jié)奏 ≈ 韓國廠商資本開支周期

• 平臺創(chuàng)新速度 ≈ HBM 硅通孔（TSV）工藝演進節(jié)奏

這相當(dāng)于把 AI 算力的發(fā)展節(jié)奏交給外部掌控 —— 對正在重建先進工藝與數(shù)據(jù)中心生態(tài)的英特爾來說，這在戰(zhàn)略上不可接受。

對軟銀而言，這是投資結(jié)構(gòu)風(fēng)險問題。AI 投資已從軟件模型轉(zhuǎn)向基礎(chǔ)設(shè)施。若算力底座被 HBM 限制：

• AI 投資回報周期將綁定存儲行業(yè)周期

• 機柜密度與功耗經(jīng)濟性變得不可預(yù)測

因此，ZAM 本質(zhì)是一種基礎(chǔ)設(shè)施對沖工具—— 它的存在本身，就是為了打破對 HBM 的單一路徑依賴。

對于美國的半導(dǎo)體戰(zhàn)略來說，如果不能讓兩家韓國半導(dǎo)體企業(yè)將HBM產(chǎn)線轉(zhuǎn)移到美國本土生產(chǎn)，那么就必須想辦法找新的技術(shù)來替代HBM，以確保美國供應(yīng)鏈安全。鑒于韓國不會輕易妥協(xié)將HBM產(chǎn)品線轉(zhuǎn)移到美國生產(chǎn)，加上預(yù)估2026年美光的HBM4將淡出英偉達供應(yīng)鏈的傳聞越來越“真”，作為美國政府投資的企業(yè)，英特爾就肩負(fù)起幫助美國本土制造先進AI存儲的政治任務(wù)。

軟銀旗下 Saimemory（賽存記憶體）是具體與英特爾合作推動下一代存儲技術(shù)商業(yè)化的關(guān)鍵實體， Saimemory是軟銀于2024年12月成立的子公司，專注下一代存儲技術(shù)研發(fā)，公司目標(biāo)：2027 財年推出原型產(chǎn)品，2029 財年實現(xiàn)量產(chǎn)。

通過 ZAM 技術(shù)，雙方將為需要大規(guī)模 AI 模型訓(xùn)練與推理的數(shù)據(jù)中心提供大容量、高帶寬的數(shù)據(jù)處理能力，同時提升處理性能、降低功耗。據(jù)《日經(jīng)新聞》報道， Saimemory與英特爾目標(biāo)是將功耗降至現(xiàn)有產(chǎn)品的一半。 Saimemory社長山口英也于3日在東京一場技術(shù)活動中表示，該項目將解決散熱、性能與供應(yīng)問題，稱其 “在某種意義上是一場顛覆性挑戰(zhàn)”。參與該項目的英特爾人士約書亞?弗萊曼指出，該技術(shù)有望開發(fā)出比 HBM 更便宜的存儲器。

作為最早的存儲器巨頭，英特爾雖然告別存儲器產(chǎn)品近20年，但實際上英特爾長期與桑迪亞（Sandia）國家實驗室合作研發(fā)下一代 DRAM 鍵合（NGDB）技術(shù)。官方表示，傳統(tǒng) HBM 方案通常需要在帶寬與容量之間做權(quán)衡，而NGDB旨在消除這一限制。該技術(shù)旨在彌補 HBM 與傳統(tǒng) DDR DRAM 之間的性能差距，同時提供更高能效。英特爾強調(diào)，NGDB 展現(xiàn)了創(chuàng)新存儲架構(gòu) + 革命性封裝工藝的結(jié)合，可顯著優(yōu)化 DRAM 性能與成本，并有望為低功耗存儲方案帶來變革性機遇。 

ZAM的成果實際上歸納于英特爾最新公開的美國專利《面向大容量存儲的垂直堆疊裸片封裝架構(gòu)》，在多個關(guān)鍵層面脫離了經(jīng)典 HBM 模型。該專利不再簡單將 DRAM 裸片垂直堆疊并與計算裸片并排放置在中介層上，而是提出了多組件、系統(tǒng)級存儲架構(gòu)，通過封裝級模塊化垂直堆疊擴展容量與帶寬。這并非微小的封裝改動，而是存儲密度物理實現(xiàn)方式的范式轉(zhuǎn)移。

ZAM的定位：更像架構(gòu)整合商，而非傳統(tǒng)存儲廠商

傳統(tǒng)存儲公司的邏輯：設(shè)計 DRAM → 擴建晶圓廠 → 以每比特成本競爭。

ZAM則更像是一家 “存儲架構(gòu) IP 公司 + 3D 制造協(xié)同平臺”。它通過以下方式定義一條非 TSV的高帶寬存儲路線：

• 架構(gòu)專利

• 3D 堆疊物理設(shè)計

• 與代工廠共同開發(fā)工藝窗口

這也解釋了為何ZAM必須以獨立實體存在 —— 若依附于現(xiàn)有存儲大廠，其路線圖會立刻與HBM既得利益產(chǎn)生沖突。

ZAM 不是 “下一代 HBM”，而是一條 “去 HBM 化” 路線。

HBM 的本質(zhì)是：用 TSV（硅通孔）將多顆 DRAM 裸片垂直堆疊，再通過中介層連接到計算芯片。當(dāng)路線演進到 HBM4 時，該技術(shù)已逼近三大物理極限。

HBM面臨的三大物理極限

1. 結(jié)構(gòu)極限

HBM 堆疊每顆裸片需要數(shù)千個 TSV。這些垂直互連會占用本可用于存儲數(shù)據(jù)的寶貴硅面積，降低有效存儲密度。高 TSV 密度還會削弱晶圓機械強度，增加減薄與堆疊過程中的翹曲、應(yīng)力集中、裸片開裂風(fēng)險。堆疊層數(shù)越高，良率敏感度急劇上升。

2. 熱極限

隨著堆疊層數(shù)增加（12 層、16 層及以上），中間裸片會變成熱死區(qū)。計算芯片與活躍 DRAM 單元產(chǎn)生的熱量必須穿過多層低導(dǎo)熱層才能散出，形成溫度梯度、熱點與電荷保持能力下降。冷卻效率隨層數(shù)非線性下降，迫使降低工作頻率或強制溫控降頻。

3. 功耗極限

信號必須穿過微凸塊、重布線層、TSV 通道，每一層都會增加電阻、電容與寄生電感。這種多界面路徑抬高 I/O 功耗、降低信號完整性、提升每比特傳輸能耗。隨著帶寬提升，I/O 功耗會成為存儲總功耗的主要部分，拉低系統(tǒng)級能效。

ZAM的核心思路是放棄密集打孔，改用單一中軸通道：不再到處打孔，而是建一條中央主干。

“單孔中樞” 通道：結(jié)構(gòu)維度的躍遷

NGDB 測試結(jié)構(gòu)的截面顯示了這種非常規(guī)架構(gòu)：8 片采用新型 NGDB DRAM 架構(gòu)的晶圓垂直鍵合在基底晶圓上，并通過 “單孔中樞”結(jié)構(gòu)連接。（如下圖，英特爾提供圖片）

ZAM 使用單一中央通道傳輸電源與信號，用單軸神經(jīng)式主干取代 HBM 的 “蜂窩式 TSV 網(wǎng)格”。帶來的效果：

• DRAM 有效存儲面積提升 30% 以上

• 信號路徑更短 → 更低延遲

• 機械強度更高 → 晶圓可承受更高堆疊層數(shù)

這不是工藝優(yōu)化，而是存儲架構(gòu)物理規(guī)則的重構(gòu)。

相比于HBM堆疊越高，核心越熱的規(guī)律，原生熱管效應(yīng)的特點是將散熱變?yōu)榻Y(jié)構(gòu)優(yōu)勢。ZAM的中央通道如同垂直熱管，可更直接地將核心熱量導(dǎo)出。實驗數(shù)據(jù)顯示，在同等算力負(fù)載下，ZAM 功耗有望降至 HBM4 的約 50%。對 AI 數(shù)據(jù)中心而言，這不是漸進式改進，而是機柜密度級別的革命。

ZAM 采用直接硅 - 硅混合鍵合，而非微凸點。信號不再穿過焊料接點、氧化層界面、不連續(xù)材料邊界，而是通過近原子級接觸傳輸，大幅降低電阻與寄生電感。