想要在噪聲中提取微弱信號(hào)？

不想被傳統(tǒng)臺(tái)式儀器的固定功能束縛？

NI最新的鎖相放大器FPGA參考設(shè)計(jì)來了！

這是一套開放的IP，能夠?qū)XI R系列、FlexRIO甚至示波器“變身”為高性能數(shù)字鎖相放大器。

為什么我們需要開放的LIA架構(gòu)？

在基礎(chǔ)物理、材料科學(xué)、光學(xué)測(cè)量的前沿探索中，以及生物醫(yī)藥、分布式傳感、慣性導(dǎo)航等高端工業(yè)應(yīng)用里，如何從強(qiáng)噪聲背景中精準(zhǔn)提取微弱信號(hào)，始終是測(cè)量的核心挑戰(zhàn)。鎖相放大器（LIA）因此被公認(rèn)為微弱信號(hào)檢測(cè)的“神器”。

然而，傳統(tǒng)臺(tái)式LIA往往受限于其“黑盒”屬性：通道數(shù)固定、體積笨重、無法滿足用戶自定義算法的需求、難以實(shí)現(xiàn)高精度時(shí)鐘基準(zhǔn)下的多機(jī)同步。特別是在分布式光纖傳感或多軸慣導(dǎo)測(cè)試等復(fù)雜場(chǎng)景下，用戶對(duì)“高密度通道并行”和“系統(tǒng)級(jí)相干性”有著嚴(yán)苛要求——這恰恰是傳統(tǒng)單體儀器難以逾越的鴻溝。

如果您的采集卡就能直接”進(jìn)化“為高性能鎖相放大器，會(huì)是怎樣的體驗(yàn)？

并不是增加一臺(tái)儀器，而是釋放硬件的潛能。我們正式推出 NI Lock-in-Amplifier (LIA) FPGA Reference Design。這是一套開放且強(qiáng)大的FPGA IP核心，能夠直接賦能您的NI FPGA RIO硬件（涵蓋R系列、FlexRIO及協(xié)處理器、甚至是示波器板卡），將其瞬間轉(zhuǎn)化為高精度、高靈活性的數(shù)字鎖相放大器，完美適配從實(shí)驗(yàn)室研發(fā)到工業(yè)量產(chǎn)的復(fù)雜測(cè)量需求。

圖1: 基于PXI 的鎖相放大器硬件架構(gòu)

核心亮點(diǎn)一： 開放式 FPGA 平臺(tái)，兼顧“即開即用”與“算法自定義”

NI 提供的不僅僅是硬件，而是一套完整的開放式 FPGA 參考設(shè)計(jì)（Reference Design）。

• 即開即用：提供基于 Host 端的完整驅(qū)動(dòng)與 GUI，用戶無需編寫底層代碼，即可像操作標(biāo)準(zhǔn)儀器一樣配置濾波器、查看頻譜，降低您FPGA的使用門檻。

  

圖2: 基于 LabVIEW 的鎖相放大器交互界面

• 算法自定義：打破傳統(tǒng)儀器的“黑盒”限制，向用戶開放 FPGA IP Core。科研人員可將自定義的解調(diào)算法、級(jí)聯(lián)濾波器或PID 控制邏輯直接嵌入 FPGA 流水線中，實(shí)現(xiàn)真正的“軟件定義儀器”。

廣泛的硬件適配能力

該參考設(shè)計(jì)具有極強(qiáng)的跨平臺(tái)移植性， FPGA IP Core 能夠靈活部署于多種 NI 硬件平臺(tái)，滿足從低成本控制到高性能射頻直采的各類需求，為了確保參考設(shè)計(jì)的可靠性與性能確定性，研發(fā)團(tuán)隊(duì)已針對(duì)以下主流硬件配置進(jìn)行了嚴(yán)格驗(yàn)證：

核心亮點(diǎn)二：系統(tǒng)級(jí)優(yōu)勢(shì)，高密度多通道并行與分布式異地同步

得益于NI PXI板卡自身的高集成度以及PXI平臺(tái)背板時(shí)鐘與觸發(fā)架構(gòu)，該方案解決了傳統(tǒng)臺(tái)式儀器在通道拓展和系統(tǒng)同步上的痛點(diǎn)：

• 高密度通道并行：NI PXI板卡憑借其高密度AI/AO通道設(shè)計(jì)，在單張板卡上即可原生支持多個(gè)LIA通道的激勵(lì)與采集。 結(jié)合PXI機(jī)箱的靈活擴(kuò)展，單機(jī)箱即可輕松實(shí)現(xiàn)數(shù)十通道LIA系統(tǒng)，大幅攤薄單通道成本。 這遠(yuǎn)比依賴堆疊獨(dú)立盒式儀器來拓展通道的傳統(tǒng)方案更具性價(jià)比，并顯著簡(jiǎn)化了系統(tǒng)復(fù)雜度和布線。

• 分布式異地同步：支持GPS/PPS 馴服時(shí)鐘。在大型物理實(shí)驗(yàn)或分布式光纖傳感場(chǎng)景下，能夠?qū)崿F(xiàn)跨機(jī)箱、甚至跨地域的納秒級(jí)相位一致性，構(gòu)建統(tǒng)一時(shí)基的測(cè)量網(wǎng)絡(luò)。

核心亮點(diǎn)三：寬頻信號(hào)處理——從DC到3.2 GS/s 射頻直采與雙模解調(diào)架構(gòu)

通過引入 N-SPC (N-Sample-Per-Cycle)并行處理技術(shù)，該設(shè)計(jì)能夠適配從低速高精到高速寬帶的各類 NI 硬件：

• 3.2 GS/s射頻直采架構(gòu)：通過引入 N-SPC (N-Sample-Per-Cycle) 并行處理技術(shù)，我們的設(shè)計(jì)能夠無縫適配從低速高精到高速寬帶的各類NI硬件。特別是當(dāng)適配3.2 GS/s采樣率的FlexRIO數(shù)字化儀（如PXIe-5785）時(shí)，可實(shí)現(xiàn)DC至320 MHz的有效信號(hào)帶寬覆蓋，直接在數(shù)字域完成高保真I/Q解調(diào)。這種射頻直采架構(gòu)確保了信號(hào)處理的純凈性與精確度，避免了模擬前端的失真。

表格1: FPGA LIA 不同架構(gòu)性能與兼容性橫評(píng)

• 多架構(gòu)解調(diào)靈活性與智能適配：我們深知不同應(yīng)用場(chǎng)景對(duì)LIA解調(diào)策略的需求各異。因此，我們的參考設(shè)計(jì)支持多種FPGA LIA架構(gòu)，滿足您在精度、速度和兼容性上的嚴(yán)苛要求：

我們的架構(gòu)支持外部PLL（External PLL）、外部Hilbert（External Hilbert）和內(nèi)部參考（Internal Reference）模式。這意味著您可以根據(jù)信號(hào)特點(diǎn)靈活選擇最匹配的解調(diào)策略。例如，我們的IP在1-spc和N-spc模式下，均能支持這些架構(gòu)，并且在吞吐量、采樣率及頻率范圍上均有明確的優(yōu)化和驗(yàn)證，甚至支持K7/KU等特定FPGA目標(biāo)，部分架構(gòu)更可移植到任何FPGA平臺(tái)，為您的項(xiàng)目提供了無與倫比的兼容性和靈活性。

釋放硬件潛能，加速您的創(chuàng)新！

從極致的信號(hào)探測(cè)，到靈活的系統(tǒng)構(gòu)建，NI Lock-in-Amplifier FPGA 參考設(shè)計(jì)重新定義了LIA的測(cè)量體驗(yàn)。它不僅僅是一個(gè)工具，更是激發(fā)您創(chuàng)新潛力的開放平臺(tái)——無論是實(shí)驗(yàn)室的前沿科研，還是工業(yè)生產(chǎn)線的嚴(yán)苛測(cè)試，我們都能提供無與倫比的性能、靈活性與集成度。