臺積電在其2026年北美技術(shù)研討會上公布了截至2029年的通用制造技術(shù)路線圖，先進制程仍在繼續(xù)推進。值得注意的是，臺積電并沒有急著把High-NA EUV（高數(shù)值孔徑極紫外光）光刻技術(shù)放進2029年前的量產(chǎn)節(jié)點。作為對比，英特爾則更早導(dǎo)入High-NA設(shè)備。兩家公司真正的差異，不只是設(shè)備選擇，而是量產(chǎn)節(jié)奏、成本和良率風(fēng)險的取舍。

近年來，臺積電AI和HPC（高性能計算）已反超手機業(yè)務(wù)，在其路線圖中也體現(xiàn)了出來 —— 臺積電將先進制程按終端市場需求進行“分軌”規(guī)劃，而非“一刀切”。具體來說：A16和A12等面向AI/HPC的節(jié)點，提供顯著性能提升以支撐技術(shù)遷移，成本相對不那么敏感，但更新節(jié)奏為兩年一次；N2、N2P、N2U、A14、A13等制程主要面向智能手機和客戶端設(shè)備，這些市場更看重成本、能效和IP復(fù)用，對設(shè)計兼容性要求高，能保持每年一個新節(jié)點的節(jié)奏。

· A16被列為2027年節(jié)點（相較此前2026年略有延后），基于第一代GAA納米片晶體管，引入SPR背面供電，專為高性能數(shù)據(jù)中心應(yīng)用打造；而A16將由A12接棒，預(yù)計2029年推出。

· A14制程，基于第二代GAA納米片晶體管，并通過NanoFlex Pro技術(shù)提供更高設(shè)計靈活性，預(yù)計將于2028年用于高端智能手機和客戶端芯片；A13則是以最小擾動換取額外效率提升，在保持完整設(shè)計規(guī)則和電氣兼容性的同時，相對A14實現(xiàn)約6%的面積縮減；

· 同時，臺積電通過N2U持續(xù)擴展2nm平臺，預(yù)計于2028年開始生產(chǎn)。N2U利用N2技術(shù)平臺的制程成熟度與高良率表現(xiàn)，能夠用較低遷移成本覆蓋AI/HPC和移動應(yīng)用。

臺積電為何現(xiàn)在深挖現(xiàn)有EUV潛力

針對展示的最新技術(shù)，臺積電計劃在現(xiàn)有Low-NA EUV體系下繼續(xù)通過工藝優(yōu)化推進節(jié)點，而非轉(zhuǎn)向新一代High-NA EUV設(shè)備。臺積電全球業(yè)務(wù)資深副總經(jīng)理暨副共同營運長張曉強表示，“只有當(dāng)High-NA EUV能帶來切實、可量化的技術(shù)增益時，我們才會引入。現(xiàn)階段依托現(xiàn)有EUV設(shè)備，A14及后續(xù)制程依舊能實現(xiàn)大幅性能升級。研發(fā)團隊正持續(xù)挖掘現(xiàn)有EUV設(shè)備潛力，依靠工藝優(yōu)化延續(xù)摩爾定律微縮優(yōu)勢?！?/em>

當(dāng)前全球AI算力需求爆發(fā)，各大廠商加速新建晶圓廠擴產(chǎn)，而High-NA EUV的引入也是一筆高額資本開支：市場報道顯示，Low-NA EUV Twinscan NXE：3800E每臺成本約為2.35億美元，High-NA EUV Twinscan EXE：5200B預(yù)計每臺成本為3.8億美元。

臺積電目前公開路線圖顯示，2029年前規(guī)劃節(jié)點仍不會依賴High-NA EUV。選擇繼續(xù)復(fù)用現(xiàn)有EUV光刻機，完成A12、A13等新一代優(yōu)化制程的研發(fā)與量產(chǎn)落地。這與英特爾的路線形成鮮明對比。需要注意的是，High-NA EUV設(shè)備不是未來左右輸贏的唯一關(guān)鍵，工藝整合和先進封裝同樣關(guān)鍵。例如，去年臺積電就成功地透過調(diào)整光阻材料、光罩制程等方式，在提升先進制程的臨界尺寸與圖形精度的同時，還降低了缺陷密度。

英特爾更早進入High-NA EUV調(diào)試階段

早在2023年底，ASML就向英特爾交貨了首套High-NA EUV光刻機，型號為TWINSCAN EXE:5000。英特爾將其作為試驗機，并于2024年初在美國俄勒岡州的Fab D1X晶圓廠完成安裝。之后，該晶圓廠成為英特爾半導(dǎo)體技術(shù)研發(fā)基地，進一步研發(fā)基于High-NA EUV光刻技術(shù)的尖端制程。

High-NA EUV光刻機與標準EUV光刻機差異不小，提升使用經(jīng)驗需要大量時間修正基礎(chǔ)設(shè)施。更早安裝設(shè)備意味著英特爾可以更早進入設(shè)備調(diào)試、工藝整合和量測驗證階段，但High-NA的先發(fā)投入能否轉(zhuǎn)化為商業(yè)回報，還取決于設(shè)備利用率、良率爬坡和外部客戶導(dǎo)入。

光刻設(shè)備中的NA代表數(shù)值孔徑，表示光學(xué)系統(tǒng)收集和聚光的能力。High-NA EUV把NA從0.33提高到0.55，更強的聚光能力意味著能夠處理更加精細的幾何尺寸，同時這也是繼續(xù)推進半導(dǎo)體制程進化的路線之一。

ASML稱其High-NA EUV系統(tǒng)在單次曝光中實現(xiàn)了8nm分辨率，與當(dāng)前Low-NA EUV工具的13.5nm分辨率相比有所提升。盡管Low-NA EUV系統(tǒng)也可以使用雙圖案化（雙重曝光）達到8nm分辨率，但這種方法會增加工藝復(fù)雜度并影響良率。因此，英特爾搶先導(dǎo)入High-NA，被視為其推進14A和代工業(yè)務(wù)的重要技術(shù)押注。

英特爾首席財務(wù)官David Zinsner在花旗2025年全球TMT大會上表示，下一代Intel 14A制程技術(shù)將使用ASML最新的第二代High-NA EUV光刻機TWINSCAN EXE:5200B。根據(jù)英特爾此前披露的數(shù)據(jù)顯示，Intel 14A相比Intel 18A將帶來15-20%的每瓦特性能提升，密度提升30%，功耗降低25-35%。

如果14A能夠按計劃推進，并獲得外部客戶導(dǎo)入，英特爾可能借High-NA經(jīng)驗爭取AI/HPC客戶。必須指出的是，目前一切都還處于測試芯片和評估階段，還沒有完全確定采用14A芯片的外部客戶。潛在客戶/代工客戶的決策窗口將在2026年下半年開啟，并延續(xù)至2027年初。

雖有部分分析機構(gòu)質(zhì)疑，臺積電暫緩High-NA EUV在量產(chǎn)節(jié)點引入，可能會讓臺積電在未來的競爭中處于劣勢。但考慮到High-NA EUV設(shè)備成本高昂，在現(xiàn)有EUV設(shè)備尚有最佳化空間的情況下，臺積電選擇審慎評估投資時機，這更像是一種在技術(shù)收益、設(shè)備成本和量產(chǎn)風(fēng)險之間的節(jié)奏選擇。

先進制程最終要回到良率和客戶導(dǎo)入

三星與臺積電的競爭在7nm后拉開了差距，由于在晶體管密度這一關(guān)鍵指標上，三星的表現(xiàn)始終未能超過臺積電。盡管兩者的市場份額已經(jīng)存在顯著差距，但三星并未因此放棄超越臺積電的目標，反而加速晶圓代工技術(shù)的發(fā)展。

在3nm制程上三星率先采用GAA架構(gòu)，也是唯一在3nm制程中采用GAA架構(gòu)的，想要以技術(shù)代差壓制臺積電的FinFET路線，但量產(chǎn)表現(xiàn)和客戶導(dǎo)入并沒有幫助它實現(xiàn)對臺積電的反超。

新晶體管結(jié)構(gòu)的引入，會同時帶來設(shè)備適配、工藝整合、設(shè)計規(guī)則和良率爬坡問題，不止首發(fā)那么簡單。三星技術(shù)負責(zé)人曾坦言：“我們誤判了GAA工藝的產(chǎn)業(yè)化難度，設(shè)備適配和工藝整合復(fù)雜度遠超預(yù)期。”

三星3nm GAA的案例說明，先進結(jié)構(gòu)只有和量產(chǎn)良率、客戶導(dǎo)入、成本控制同時跑通，才能轉(zhuǎn)化為競爭力。臺積電在3nm繼續(xù)沿用FinFET架構(gòu)，但依靠更成熟的工藝整合和客戶生態(tài)保持了量產(chǎn)節(jié)奏。

先進制程競爭不是誰先換設(shè)備誰就贏。High-NA EUV會成為重要工具，但設(shè)備、光刻膠、光罩、設(shè)計規(guī)則、良率、先進封裝、客戶導(dǎo)入和產(chǎn)能節(jié)奏必須一起成立，技術(shù)領(lǐng)先才會變成量產(chǎn)領(lǐng)先。