在高速存儲(chǔ)器件中，SRAM一直以讀寫速度快著稱，常被用于CPU的一級(jí)、二級(jí)緩存這類對(duì)響應(yīng)時(shí)間極其嚴(yán)苛的場(chǎng)合。只要供電不斷，SRAM內(nèi)的數(shù)據(jù)就能穩(wěn)定保存，無需像DRAM那樣定期刷新，這是由它采用鎖存器作為存儲(chǔ)單元決定的。SRAM根據(jù)其通訊方式也分為同步(SSRAM)和異步SRAM。

一、同步SRAM：為帶寬而生的高速方案

同步SRAM在設(shè)計(jì)上，一個(gè)全局同步時(shí)鐘是所有操作的中樞。地址鎖存、數(shù)據(jù)讀寫使能、輸出寄存等關(guān)鍵環(huán)節(jié)，都嚴(yán)格對(duì)準(zhǔn)這個(gè)時(shí)鐘的上升沿（或下降沿）。同步SRAM典型架構(gòu)會(huì)在輸入側(cè)設(shè)置由時(shí)鐘控制的寄存器，用于抓取地址和控制信號(hào)，輸出側(cè)也可以選配寄存器來流水線化數(shù)據(jù)。

這種設(shè)計(jì)帶來的好處是速度極快、帶寬很高。因?yàn)橥絊RAM所有步驟都按照時(shí)鐘節(jié)拍來推進(jìn)，可以輕松實(shí)現(xiàn)流水線操作——在第一個(gè)時(shí)鐘沿鎖存地址后，后續(xù)時(shí)鐘沿就能連續(xù)輸出多個(gè)數(shù)據(jù)，無需每次等待完整的存取周期。例如，流水線型同步SRAM的讀寫節(jié)奏能輕易達(dá)到250MHz以上，遠(yuǎn)非異步產(chǎn)品能比。

當(dāng)然，高性能也有代價(jià)：

①接口復(fù)雜：同步SRAM控制器需要精確滿足時(shí)鐘沿的建立/保持時(shí)間，還要處理流水線延遲。

②開發(fā)難度大：時(shí)序調(diào)試比異步方案麻煩得多，通常需要更貴的FPGA或?qū)Ｓ脙?nèi)存控制器。

③價(jià)格昂貴：同等容量下，同步SRAM的價(jià)格往往是異步SRAM的數(shù)倍。

正因如此，同步SRAM通常只出現(xiàn)在對(duì)帶寬有極端要求的領(lǐng)域：高端網(wǎng)絡(luò)路由器/交換機(jī)的數(shù)據(jù)包緩沖、顯卡上的幀緩沖、通信基站的數(shù)字信號(hào)處理等。如果你的項(xiàng)目里數(shù)據(jù)吞吐量極大且時(shí)鐘頻率很高，同步SRAM才是值得考慮的選擇。

二、異步SRAM：簡單靈活的通用選擇

異步SRAM是市場(chǎng)上應(yīng)用更廣的一類。它的最大特點(diǎn)是不依賴單獨(dú)的時(shí)鐘信號(hào)。所有操作——比如片選（CE）拉低、輸出使能（OE）生效，或者寫使能（WE）跳變——都會(huì)直接觸發(fā)內(nèi)部動(dòng)作。異步SRAM地址線和數(shù)據(jù)線彼此獨(dú)立，控制邏輯也相對(duì)直觀：當(dāng)?shù)刂肪€上的值發(fā)生變化時(shí)，內(nèi)部電路就會(huì)通過延時(shí)鏈或自定時(shí)電路產(chǎn)生字線脈沖、預(yù)充電控制等一組時(shí)序信號(hào)，從而完成讀或?qū)憽?/p>

這種“事件驅(qū)動(dòng)”的模式帶來了幾個(gè)明顯優(yōu)點(diǎn)：

①接口簡單：異步SRAM不需要復(fù)雜的時(shí)鐘同步邏輯，幾乎任何帶并行總線的控制器都能直接掛接。

②時(shí)序容易控制：只要滿足基本的建立/保持時(shí)間和脈沖寬度，就能正常工作。

③成本較低：異步SRAM制造工藝成熟，同容量下價(jià)格遠(yuǎn)低于同步版本。

因此，異步SRAM常見于單片機(jī)擴(kuò)展內(nèi)存、低速FPGA的緩存、工業(yè)控制儀表等對(duì)帶寬要求不高、但希望降低設(shè)計(jì)復(fù)雜度的場(chǎng)景。可以說，絕大多數(shù)不需要極致速度的并行總線應(yīng)用，選異步SRAM就足夠了。英尚微可以支持技術(shù)指導(dǎo)及SRAM產(chǎn)品解決方案。

同步SRAM和異步SRAM的區(qū)別總結(jié)：

專欄文章內(nèi)容及配圖由作者撰寫發(fā)布，僅供工程師學(xué)習(xí)之用，如有侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 聯(lián)系我們