7 月 8 日，Cadence通過其微信公眾號正式宣布，這家美國公司最近決定擴大與三星晶圓廠的合作。雙方已簽署一項新的多年 IP 協(xié)議，以擴展Cadence?存儲器和接口 IP 解決方案在三星晶圓廠先進 SF4X、SF5A 和 SF2P 工藝節(jié)點的部署。這些解決方案將支持人工智能數(shù)據(jù)中心、汽車系統(tǒng)和下一代射頻連接的高性能、低功耗應用。

通過結(jié)合Cadence的 AI 驅(qū)動設計和硅解決方案與三星的先進制造技術(shù)，這項合作旨在加速基于三星領先節(jié)點的尖端系統(tǒng)級芯片（SoC）、芯片和 3D-IC 產(chǎn)品的上市時間（TTM）。

三星指出，Cadence的完整數(shù)字工具套件——從 RTL 到 GDS——現(xiàn)已獲得其最新 SF2P 工藝節(jié)點的認證，并支持超細胞和 LLE 2.0 等先進技術(shù)。Cadence還將與三星緊密合作，利用 GPU 加速模擬遷移，提高電源完整性，并增強 3D-IC 中的熱效應和翹曲分析。此外，這項多年協(xié)議將進一步擴展內(nèi)存和接口 IP 解決方案，加強兩家公司長期以來的合作關(guān)系。

根據(jù)Cadence的新聞稿 ，擴展的 SF4X IP 組合包括 LPDDR6/5X-14.4G、GDDR7-36G、DDR5-9600、PCI Express? (PCIe?) 6.0/5.0/CXL 3.2、通用芯片間互連 Express? (UCIe?)-SP 32G，以及支持 USB3.x、DP-TX、PCIe 3.0 和 SGMII 的 10G 多協(xié)議 PHY。配套控制器 IP 提供完整的子系統(tǒng)硅片解決方案。針對汽車應用，專用的 LPDDR5X-8533 PHY IP 增強了 SF5A IP 平臺，而新增的 32G PCIe 5.0 PHY 豐富了 SF2P 組合，旨在滿足領先的人工智能和高性能計算客戶的需求。