總體設(shè)計思路與框圖架構(gòu)

設(shè)計初期，首先完成了系統(tǒng)（接收機）與子系統(tǒng)（第一本地振蕩器）的全面分析，核心優(yōu)先級聚焦低相位噪聲指標。隨后通過方案權(quán)衡，確定了合成器的總體技術(shù)路徑（直接式 MMD 或間接式 PLL）及所需的環(huán)路數(shù)量，最終選擇間接式 PLL 方案，核心考量如下：

● 直接式 MMD 方案：相位噪聲更低、切換速度更快，但雜散抑制難度大，且尺寸、重量、功耗（SWaP）、成本與復(fù)雜度均較高；

● 間接式 PLL 方案：相位噪聲與切換速度略遜于直接式，但雜散問題更易控制，且具備 SWaP 更優(yōu)、成本更低、結(jié)構(gòu)更簡單的顯著優(yōu)勢。

● 結(jié)合第一部分提出的性能指標與上述分析，最終確定 PLL 方案的詳細實現(xiàn)參數(shù)：

● 拓撲結(jié)構(gòu)：單環(huán)架構(gòu)（僅需一個 PLL 即可滿足需求）；

● 系統(tǒng)階數(shù)：二階二型系統(tǒng)，搭配一階有源比例積分（PI）環(huán)路濾波器；

● 反饋機制：平移反饋（FB），實現(xiàn)單位閉環(huán)增益（N=1 或 0dB）；

● 倍頻方式：PLL 內(nèi)部倍頻；

● 捕獲方式：輔助捕獲（由寬調(diào)諧帶寬與單位閉環(huán)增益特性決定），采用窗口控制電路；

● 核心參數(shù)：環(huán)路帶寬 f_G=15MHz（經(jīng)優(yōu)化以實現(xiàn)最低單邊帶積分相位噪聲）；固有諧振頻率 f_n=9.677MHz（基于經(jīng)驗公式 f_n=f_G/1.55，阻尼系數(shù) ζ=0.7072）；阻尼系數(shù) ζ=0.707；

● 環(huán)路濾波器：一階雙路徑有源 PI 環(huán)路濾波器（單路徑拓撲無法支持超寬環(huán)路帶寬）；

● 平移反饋細節(jié)：雙轉(zhuǎn)換架構(gòu)（兩級串聯(lián)轉(zhuǎn)換器）。

綜上，該合成器采用 “單環(huán)、二階二型 + 一階雙路徑有源 PI 環(huán)路濾波器、雙轉(zhuǎn)換平移反饋、內(nèi)部倍頻、輔助捕獲” 的核心拓撲，關(guān)鍵參數(shù)為 15MHz 環(huán)路帶寬、9.677MHz 固有諧振頻率與 0.707 阻尼系數(shù)。為便于分析，將合成器劃分為 “PLL 部分” 與 “參考 - 輸入輸出 - 電源部分” 兩大模塊。

PLL 部分設(shè)計

下圖為 PLL 部分的框圖，核心組件包括相位頻率檢測器（PFD）、增益控制電路、一階雙路徑有源 PI 環(huán)路濾波器、壓控振蕩器（VCO）、內(nèi)部倍頻器及雙轉(zhuǎn)換平移反饋系統(tǒng)。合成器單環(huán) PLL 部分框圖，展示了關(guān)鍵組件，其中核心為一階雙路徑有源 PI 環(huán)路濾波器。

相位頻率檢測器（PFD）：帶寬 1300MHz，具備上下兩路電壓輸出（每路為差分信號，共四路電壓輸出），單邊帶相位噪聲基底低至 - 153dBm/Hz，無死區(qū)，支持內(nèi)部極性控制與鎖定檢測功能；

增益控制電路：接收 PFD 輸出信號，提供 0 至 -7.5dB 的增益調(diào)節(jié)范圍，分為 16 級，每級步進 0.5dB；

環(huán)路濾波器：包含低噪聲運算放大器積分器與分立低噪聲差分比例放大器，搭配輔助捕獲（窗口控制）電路，信號經(jīng)求和濾波后輸出至 VCO；

壓控振蕩器（VCO）：5-10GHz 寬帶 VCO，輸出信號經(jīng) 4 倍內(nèi)部倍頻器后，得到 22.5-39.9GHz 的合成器最終輸出；

反饋閉環(huán)：雙轉(zhuǎn)換平移反饋系統(tǒng)完成環(huán)路閉合。

值得注意的是，本設(shè)計通過三項關(guān)鍵技術(shù)實現(xiàn)單位閉環(huán)增益與超低相位噪聲：雙路徑環(huán)路濾波器、平移反饋與內(nèi)部倍頻。雖采用窄帶 VCO 陣列切換可進一步優(yōu)化相位噪聲，但為平衡 SWaP、成本與復(fù)雜度，最終選擇單寬帶 VCO 方案，其相位噪聲性能已滿足子系統(tǒng)及系統(tǒng)指標，并留有合理余量。

I/O-電源部分設(shè)計

下圖為I/O-電源部分的簡化框圖，核心功能是提供穩(wěn)定參考信號、控制信號與供電支持。

參考信號鏈路：采用一款先進的 100MHz 恒溫晶體振蕩器（OCXO），輸出經(jīng) 2 路分路器拆分：一路經(jīng) 4 倍頻器生成 400MHz 參考信號，供給 PLL 部分的 PFD；另一路經(jīng) 16 倍頻器后，再通過 2 路分路器拆分；

控制信號生成：后級分路器的兩路輸出分別驅(qū)動控制模塊 1 與控制模塊 2，生成控制信號 1 與控制信號 2，分別控制 PLL 部分的轉(zhuǎn)換器模塊 1 與轉(zhuǎn)換器模塊 2；

電源與輸入輸出接口：包含標準電源接口與輸入輸出（控制與狀態(tài)）接口，實現(xiàn)合成器內(nèi)部模塊間、以及合成器與外部系統(tǒng)的交互。

核心器件：一階雙路徑有源 PI 環(huán)路濾波器

一階雙路徑有源 PI 環(huán)路濾波器是實現(xiàn) 15MHz 超寬環(huán)路帶寬的關(guān)鍵。其中，運算放大器積分器為標準設(shè)計，不直接貢獻寬帶寬特性；而差分比例放大器為定制化設(shè)計，是實現(xiàn)超寬環(huán)路帶寬的唯一核心。

下圖為PLL 部分環(huán)路濾波器 / 誤差放大器 schematic 圖，展示了一階雙路徑有源 PI 環(huán)路濾波器組件，以及窗口控制、增益控制與調(diào)諧線路濾波器模塊。

下圖為差分比例放大器特寫 schematic 圖，為對應(yīng)模塊的放大細節(jié)。

該差分比例放大器具備高頻工作能力：在 3V-3mA 偏置條件下，300MHz 頻段插入增益達 15dB，特征頻率（f_T）為 2GHz（數(shù)據(jù)源自器件手冊的 S 參數(shù)）。同時，其增益（及其他參數(shù)）可靈活調(diào)節(jié)，若不受 VCO 調(diào)諧端口調(diào)制帶寬限制，甚至可實現(xiàn) 100MHz 及以上的更寬環(huán)路帶寬。

設(shè)計遵循良好工程實踐：放大器每個輸入端均由 PFD 輸出端提供 50Ω 源阻抗（隨 PFD 增益控制設(shè)置略有變化），輸出端在與運算放大器積分器的求和點處端接 50Ω 負載阻抗。

需說明的是，本設(shè)計中的差分放大器并非嚴格意義上的全差分放大器，而是偽差分放大器：其兩個發(fā)射極未通過真實電流源耦合偏置，而是通過高阻值 “長尾電阻” 獨立偏置（近似真實電流源特性），且兩個發(fā)射極之間接入低阻值交叉耦合電阻以部分控制增益。該電路因結(jié)構(gòu)簡單，是全差分放大器的標準替代方案，且在本應(yīng)用中表現(xiàn)優(yōu)異。器件偏置點（單封裝內(nèi)兩個器件）根據(jù)手冊選擇 3V-3mA，匹配該條件下的 S 參數(shù)特性；放大器增益計算公式為 G=(R3/(2R2))。

PLL 部分詳細設(shè)計流程

單環(huán) PLL 合成器的設(shè)計可規(guī)范化為一系列標準步驟，除特殊環(huán)路濾波器外，其余部分均符合二階二型系統(tǒng)搭配一階有源 PI 環(huán)路濾波器的經(jīng)典設(shè)計范式。具體步驟如下：

● 指標解讀與理解；

● 總體方案與實現(xiàn)方式選擇；

● 核心器件選型（器件性能對整體指標起關(guān)鍵影響，均選用低噪聲 / 低功耗類型）：

1. 參考振蕩器：某主流電子廠商的先進 100MHz OCXO（位于I/O-電源部分）；

2. VCO：某主流電子廠商的高頻倍頻程帶寬（5-10GHz）VCO，搭配 4 倍內(nèi)部倍頻器，有效壓控靈敏度（Kv）為：39.9GHz（頻段上限）875MHz/V（對應(yīng) 5.498×10? rad/S/V）、31.3GHz（頻段中點）1355MHz/V（對應(yīng) 8.514×10? rad/S/V）、22.5GHz（頻段下限）1635MHz/V（對應(yīng) 1.027×101? rad/S/V）；

3. PFD：主要電子制造商的寬帶（1300MHz）低噪聲 PFD（單邊帶相位噪聲基底 - 153dBm/Hz），搭配增益控制功能以補償 VCO 頻段內(nèi)的 Kv 變化（保持 K?Kv 恒定），有效鑒相靈敏度（K?）為：39.9GHz（頻段上限，最大增益）5.556mV/deg（對應(yīng) 0.318V/rad）、31.3GHz（頻段中點，中等增益）3.582mV/deg（對應(yīng) 0.205V/rad）、22.5GHz（頻段下限，最小增益）2.970mV/deg（對應(yīng) 0.170V/rad）；

4. 反饋分頻器：無（采用雙轉(zhuǎn)換平移反饋，N=1，分頻比 Kn=1/N=1）；

5. 比例誤差放大器：主要電子制造商的雙極型差分對管（低噪聲、低功耗、高頻特性優(yōu)異、電源需求兼容、輸出電壓 / 電流驅(qū)動能力充足）；

6. 積分誤差放大器：主要電子制造商的高性能運算放大器（低噪聲、低功耗、無條件穩(wěn)定、電源需求兼容、輸出電壓 / 電流驅(qū)動能力充足）；

● PLL 拓撲確定：因要求相鄰信道步進時相位與頻率連續(xù)，選用二階 PLL；采用二階系統(tǒng)（不含額外高頻濾波極點），兼具理論無條件穩(wěn)定、最低階數(shù)與低復(fù)雜度優(yōu)勢；搭配一階雙路徑有源 PI 環(huán)路濾波器（標準單運算放大器 PI 環(huán)路濾波器無法支持超寬環(huán)路帶寬）。最終實現(xiàn) “二階二型系統(tǒng) + 一階雙路徑有源 PI 環(huán)路濾波器” 拓撲，積分部分采用標準運算放大器，比例部分采用差分放大器；

● 標準參數(shù) ωn 與 ζ 確定：基于相位噪聲、切換時間與穩(wěn)定性指標（相位噪聲為核心優(yōu)先級），結(jié)合前文確定的 15MHz 環(huán)路帶寬，得出 fn=9.677MHz（經(jīng)驗公式 fn=fG/1.55，ζ=0.7072）、ζ=0.707；

● 開環(huán)傳遞函數(shù)等式建立：將標準形式開環(huán)傳遞函數(shù)與電路參數(shù)開環(huán)傳遞函數(shù)等效，推導(dǎo)標準參數(shù)（fn、ζ）與電路參數(shù)（R1、R2、R3、C1）的關(guān)系（ωn=2πfn）；

● 電路參數(shù)初始值計算：R1、R2、R3、C1 無唯一解，需先選定兩個參數(shù)（通常為 C1 與 R3），再推導(dǎo)其余參數(shù)。初始設(shè)計值：C1=200pF、R3=51Ω、R1=513.5Ω（選用 5% 標準電阻 510Ω）、R2=112.6Ω（選用 5% 標準電阻 110Ω）；

● 建模與性能仿真：采用是Keysight Technologies-PathWave設(shè)計部門的 Genesys 通用頻域建模 / 仿真工具，根據(jù)仿真結(jié)果調(diào)整開環(huán)增益與初始電路參數(shù)，補償理論值與仿真模型的偏差；

● 工程樣件（EDM）制作與測試：基于仿真調(diào)整后的電路參數(shù)制作樣件，根據(jù)實測結(jié)果進一步優(yōu)化參數(shù)，補償仿真與實際性能的偏差。最終樣件參數(shù)：C1=510pF、R3=51Ω（保持不變，為比例放大器負載）、R1=1000Ω、R2=220Ω；

● 模型與樣件一致性校準：通過調(diào)整 PFD 增益控制端并聯(lián)電阻 R4，使仿真模型與樣件性能匹配。

此外，PLL 部分還包含 PFD（電壓輸出）增益控制模塊、PFD 參考 / 分諧波濾波模塊與輔助捕獲（窗口控制）模塊：

● PFD 增益控制：通過 PFD 上下輸出端的開關(guān)電阻分壓器實現(xiàn)，補償 5.4dB 的有效 Kv 頻段變化（20Log (1635MHz/875MHz)），增益調(diào)節(jié)范圍 0 至 - 7.5dB，16 級 0.5dB 步進；

● 環(huán)路濾波器特性：一階雙路徑有源 PI 環(huán)路濾波器的傳遞函數(shù)零點（轉(zhuǎn)折頻率）為 300kHz，即積分放大器與比例放大器的工作頻段分界點；

● PFD 參考 / 分諧波濾波：LC 帶阻濾波架構(gòu)，包含 100MHz 全變換帶阻濾波器、200MHz 單諧振陷波濾波器與 300MHz 單諧振陷波濾波器；400MHz 參考信號經(jīng)環(huán)路濾波器充分濾波，無需額外濾波；

● 內(nèi)部倍頻器：4 倍頻器由兩個 2 倍頻器串聯(lián)組成，VCO 信號經(jīng)第一級 2 倍頻后分兩路傳輸（保持相等分數(shù)帶寬），便于 VCO 諧波雜散濾波；

● 輔助捕獲電路：限制 VCO 工作范圍，確保其處于 PFD 帶寬與 PLL 鎖定范圍內(nèi)。