定時器件為小型無線連接物聯(lián)網(wǎng)設(shè)備提供 “心跳”，這些設(shè)備可無縫感知、處理數(shù)據(jù)，并與云端和移動平臺通信。這些需求對器件提出了嚴(yán)格要求：尺寸緊湊、功耗低且精度高。若無法滿足這些要求，將影響設(shè)備性能、電池壽命和整體可靠性。

在物聯(lián)網(wǎng)設(shè)備中，定時組件（包括千赫茲和兆赫茲級晶體及振蕩器）提供高度穩(wěn)定的基準(zhǔn)時鐘，保障大多數(shù)設(shè)備核心微控制器（MCU）的可靠運行。例如，在智能手表和其他可穿戴設(shè)備中，精準(zhǔn)定時確保數(shù)據(jù)采樣和傳輸準(zhǔn)確，實現(xiàn)物聯(lián)網(wǎng)生態(tài)系統(tǒng)的精確監(jiān)測與同步。

精準(zhǔn)定時也是穩(wěn)定無線連接的基礎(chǔ)。高精度定時器在減少數(shù)據(jù)丟失和錯誤、防止失步或信號漂移方面發(fā)揮關(guān)鍵作用，這對設(shè)備持續(xù)運行至關(guān)重要。它們能增強(qiáng)連接穩(wěn)定性，順暢銜接物聯(lián)網(wǎng)設(shè)備所用的多種協(xié)議（如 Wi-Fi、藍(lán)牙和 Thread），同時避免數(shù)據(jù)丟失或鏈路中斷。在物聯(lián)網(wǎng)設(shè)備啟動或喚醒周期需立即重新接入網(wǎng)絡(luò)時，精準(zhǔn)定時對快速穩(wěn)定重連也至關(guān)重要。

然而，穩(wěn)定定時需要精細(xì)的工程設(shè)計。例如，隨著石英諧振器尺寸縮小，等效串聯(lián)電阻（ESR）及其他參數(shù)可能升高，影響效率和穩(wěn)定性。選擇低 ESR、高精度且封裝合適的晶體，有助于平衡功耗、振蕩穩(wěn)定性和可靠性 —— 這些都是實現(xiàn)高性能、節(jié)能物聯(lián)網(wǎng)設(shè)計的關(guān)鍵因素。

理解等效串聯(lián)電阻（ESR）

晶體是電子設(shè)備的核心部件，為微處理器和通信系統(tǒng)等應(yīng)用提供精準(zhǔn)定時信號。

諧振器的性能是這些系統(tǒng)的關(guān)鍵要求，它直接影響功耗效率和設(shè)備可靠性。器件還需確保振蕩穩(wěn)定、操作同步精準(zhǔn)，且尺寸足夠小，以支持在緊湊設(shè)備中集成多種功能和組件。

影響性能的關(guān)鍵參數(shù)是等效串聯(lián)電阻（ESR）。ESR 是阻礙振蕩的固有電阻，會導(dǎo)致部分輸入能量以熱量形式耗散。這種損耗會降低效率，在低功耗應(yīng)用中尤為關(guān)鍵。

在電路中，晶體可通過動態(tài)電容、動態(tài)電感、動態(tài)電阻和并聯(lián)電容來表示（圖 1）。ESR 通常近似于動態(tài)電阻，因此越低越好。理解 ESR 有助于工程師確保晶體可靠高效運行。

1. 諧振器在電路中由其運動電容、電感、電阻以及并聯(lián)電容表示。

影響定時器件 ESR 的權(quán)衡因素

ESR 主要取決于頻率和尺寸。定時器件是無源組件，通電后通過諧振器振動產(chǎn)生時鐘信號。尺寸越小、工作頻率越低的晶體，ESR 值往往越高。這主要是因為小尺寸晶體單位面積電阻更高，且頻率與電阻呈反比關(guān)系（圖 2）。

2. 更緊湊的晶體單位面積電阻更高，頻率和電阻成反比。

縮小小尺寸晶體的 ESR 面臨尺寸限制和材料特性帶來的固有挑戰(zhàn)。要降低小尺寸定時器件的 ESR，需在設(shè)計階段精細(xì)優(yōu)化參數(shù)，在保持所需電氣特性的同時最大限度減少電阻損耗。

這一點至關(guān)重要，因為當(dāng) ESR 超過規(guī)定閾值時，可能導(dǎo)致電子系統(tǒng)功能和可靠性下降。將 ESR 控制在規(guī)定范圍內(nèi)是確保效率、穩(wěn)定性和可靠性的關(guān)鍵：過高的 ESR 會增加能量損耗，降低效率并縮短電池壽命。通過精心選擇低 ESR 晶體，工程師可在功耗敏感的邊緣設(shè)備中挖掘更高性能。

更高的 ESR 還會延長晶體達(dá)到穩(wěn)定振蕩的時間，延遲系統(tǒng)功能啟動，影響性能并進(jìn)一步增加功耗。此外，高 ESR 可能阻礙可靠啟動，導(dǎo)致振蕩不穩(wěn)定、同步問題，降低系統(tǒng)可靠性。

ESR 對高效功耗的影響

ESR 直接影響能量效率。低 ESR 可有效減少諧振器工作期間的電阻損耗，降低熱量形式的能量耗散。優(yōu)化 ESR 不僅能延長電子設(shè)備的電池壽命，還能降低因過度功耗導(dǎo)致的性能下降風(fēng)險。

驅(qū)動電平（DL）是影響晶體功耗的主要因素。低 ESR 可降低驅(qū)動電平，使晶體維持振蕩所需功耗更少，運行更高效。驅(qū)動電平可通過 ESR 和晶體兩端的峰峰值電流（I p-p）計算得出（圖 3）。

3. 降低ESR減少驅(qū)動諧振腔所需的功率，保持穩(wěn)定振蕩，提升效率。

低ESR對快速啟動時間的影響

千赫茲級晶體保持低 ESR 對實現(xiàn)快速啟動至關(guān)重要，確保上電后立即為微處理器提供穩(wěn)定時鐘信號（圖 4）。低 ESR 縮短了晶體穩(wěn)定所需時間，減少了啟動期間的高電流消耗。

千赫茲級諧振器的啟動時間本身比高頻器件更長，因此在需要為 MCU 和 MPU 立即提供可靠時鐘信號的應(yīng)用中，低 ESR 必不可少。因此，極低的 ESR 有助于提升系統(tǒng)級能效，是功耗敏感電子系統(tǒng)的關(guān)鍵因素。

4. 保持定時器件的低ESR對于微處理器啟動時提供穩(wěn)定的時鐘信號至關(guān)重要。

低 ESR 實現(xiàn)啟動期間穩(wěn)定振蕩

低 ESR 在決定 “振蕩裕量” 方面起關(guān)鍵作用，振蕩裕量確保啟動期間晶體振蕩穩(wěn)定。振蕩裕量反映了啟動期間振蕩器在不同條件下啟動并維持可靠振蕩的能力。

更具體地說，它是振蕩器負(fù)電阻與 ESR 的比值，可通過測量晶體可承受的最大串聯(lián)電阻（RQMAX）確定（圖 5）。裕量越高表示穩(wěn)定性越強(qiáng)，而低 ESR 可提升振蕩裕量。調(diào)整 RQ 直至振蕩停止，即可確定 RQMAX。裕量高于 5 可確?？煽繂雍头€(wěn)定運行。

5. 振蕩裕度反映了振蕩器在不同條件下啟動和維持可靠振蕩的能力。

選擇實現(xiàn)可靠性和精度的定時設(shè)備

像 FC1610BN 這樣工作于 32.768 千赫茲的定時器件可支持廣泛應(yīng)用，為設(shè)計人員提供多種選擇，以滿足現(xiàn)代便攜式和可穿戴物聯(lián)網(wǎng)設(shè)備的多樣化需求。全面的晶體產(chǎn)品組合讓工程師可選擇各類封裝（包括行業(yè) “熱門” 尺寸），優(yōu)化設(shè)計靈活性。極低的 ESR 確保物聯(lián)網(wǎng)設(shè)計實現(xiàn)節(jié)能運行和可靠振蕩。

當(dāng)今無線物聯(lián)網(wǎng)設(shè)備要求尺寸緊湊、功耗低且精度高。FC1610BN 是一款 32.768 千赫茲、超低 ESR 的器件，可滿足其中多項要求。1.6×1.0 毫米的緊湊封裝適合空間受限的外殼，其 ESR 特性可延長功耗敏感型可穿戴設(shè)備的電池壽命。-40℃至 + 105℃的寬溫度范圍確保了惡劣環(huán)境下的工業(yè)級可靠性（詳見表格）。

選擇合適的定時器件只是第一步。設(shè)計評估服務(wù)可幫助工程師優(yōu)化設(shè)備性能和可靠性。早期階段的技術(shù)支持可降低振蕩不穩(wěn)定、高功耗或定時不準(zhǔn)確等風(fēng)險，實現(xiàn)可靠節(jié)能運行并縮短產(chǎn)品上市時間。

此類支持可評估設(shè)計的 ESR 分析、振蕩特性、振蕩裕量和啟動時間，通過測量頻率精度和漂移驗證設(shè)計的定時可靠性。

通過垂直積分推進(jìn)時鐘

在千赫茲級晶體中，低 ESR 是確?？煽窟\行的關(guān)鍵。它支持節(jié)能性能、快速啟動和穩(wěn)定振蕩，這些對便攜式和可穿戴設(shè)備尤為重要。設(shè)計人員可借助這些定時解決方案，確保電池供電系統(tǒng)的精準(zhǔn)穩(wěn)定定時，并最大限度提升能效。

理解 ESR 對設(shè)計人員至關(guān)重要，因為它影響功耗、振蕩穩(wěn)定性和系統(tǒng)可靠性 —— 但這只是整體圖景的一部分。

實現(xiàn)物聯(lián)網(wǎng)設(shè)計所需性能的另一個關(guān)鍵因素，是與具備垂直整合制造流程的供應(yīng)商合作。內(nèi)部設(shè)計和生產(chǎn)合成石英晶體及半導(dǎo)體 IC，可確保端到端控制，保障定時解決方案的性能、可靠性和供貨穩(wěn)定性。

垂直整合流程確保定時解決方案符合嚴(yán)格的一致性性能標(biāo)準(zhǔn)，對生產(chǎn)的全面控制可實現(xiàn)可靠的供應(yīng)鏈。整合的專業(yè)能力有助于快速開發(fā)優(yōu)化且創(chuàng)新的解決方案。