致力于聚焦RISC-V架構(gòu)對嵌入式和物聯(lián)網(wǎng)系統(tǒng)日益凸顯的重要性。我們專訪了現(xiàn)任 TASKING 公司研發(fā)總監(jiān)杰拉德?溫克。該公司專為高安全關(guān)鍵型嵌入式系統(tǒng)研發(fā)專業(yè)的編譯、調(diào)試和測試工具，為汽車、航空航天、工業(yè)及機(jī)器人領(lǐng)域提供端到端的可認(rèn)證工具鏈。杰拉德?溫克的將結(jié)合架構(gòu)級安全機(jī)制、微架構(gòu)優(yōu)化與先進(jìn)編譯器技術(shù)，為搭建安全、可靠、高性能的 RISC-V 系統(tǒng)提供實(shí)操思路。

Q：如今，市場對兼具高算力、實(shí)時性與功能安全的高端嵌入式系統(tǒng)需求持續(xù)攀升，背后原因是什么？RISC-V 又能在其中發(fā)揮怎樣的作用？

杰拉德?溫克：多重行業(yè)趨勢的疊加推動了這一需求增長。汽車領(lǐng)域向軟件定義汽車和自動駕駛轉(zhuǎn)型，需要中心化計(jì)算平臺實(shí)時處理海量數(shù)據(jù)流，同時滿足汽車安全完整性等級 D 級（ASIL-D）的要求。工業(yè)機(jī)器人領(lǐng)域也呈現(xiàn)類似趨勢，協(xié)作機(jī)器人需在指定安全完整性等級下實(shí)現(xiàn)傳感器數(shù)據(jù)的實(shí)時融合；航空航天領(lǐng)域的自主系統(tǒng)，則對高吞吐率的安全計(jì)算提出了需求。

RISC-V 憑借其模塊化架構(gòu)占據(jù)天然優(yōu)勢，半導(dǎo)體行業(yè)可基于該架構(gòu)打造異構(gòu)片上系統(tǒng)（SoC），將高性能計(jì)算核心、確定性實(shí)時核心與安全認(rèn)證鎖步核心相結(jié)合，根據(jù)應(yīng)用場景定制化設(shè)計(jì)，而非受限于固定的專有架構(gòu)。

對于工具供應(yīng)商而言，這意味著開發(fā)環(huán)境需在單一項(xiàng)目中支持全流程研發(fā)：既要實(shí)現(xiàn)編譯優(yōu)化、最壞情況執(zhí)行時間（WCET）分析，也要提供符合安全標(biāo)準(zhǔn)的工作流，且所有研發(fā)工作均面向同一片芯片上的不同 RISC-V 核心。

Q：RISC-V 架構(gòu)本身具備哪些安全機(jī)制？哪些安全機(jī)制需要開發(fā)者在系統(tǒng)層面額外搭建？

杰拉德?溫克：RISC-V 在架構(gòu)層面提供了多項(xiàng)安全機(jī)制：通過硬件強(qiáng)制的特權(quán)模式實(shí)現(xiàn)軟件層間的隔離；無需內(nèi)存管理單元（MMU），即可通過物理內(nèi)存保護(hù)（PMP）實(shí)現(xiàn)硬件強(qiáng)制的空間分區(qū)；同時定義了清晰的陷阱與異常模型，支持確定性的故障上報。

但 RISC-V 刻意將諸多高安全關(guān)鍵型設(shè)計(jì)交由具體實(shí)現(xiàn)環(huán)節(jié)完成。鎖步執(zhí)行、存儲器和寄存器的橢圓曲線加密（ECC）、看門狗定時器、時鐘與電壓監(jiān)控，以及確定性的時序表現(xiàn)，均由半導(dǎo)體廠商在微架構(gòu)或平臺設(shè)計(jì)階段決定。軟件開發(fā)人員則需在頂層增設(shè)軟件級安全機(jī)制，例如運(yùn)行時自測試、控制流監(jiān)控、數(shù)據(jù)完整性校驗(yàn)、棧溢出檢測，以及合理的物理內(nèi)存保護(hù)配置，以此滿足《道路車輛功能安全》（ISO 26262）、《電氣 / 電子 / 可編程電子安全相關(guān)系統(tǒng)的功能安全》（IEC 61508）等標(biāo)準(zhǔn)的要求。

作為工具供應(yīng)商，我們正致力于填補(bǔ)這一空白：公司研發(fā)的編譯器、鏈接器和調(diào)試器，可生成符合安全架構(gòu)要求、可預(yù)測且可追溯的代碼，支持針對特定 RISC-V 實(shí)現(xiàn)的最壞情況執(zhí)行時間分析，且自身均通過了相關(guān)安全標(biāo)準(zhǔn)認(rèn)證，可直接應(yīng)用于合規(guī)的開發(fā)流程。

Q：高安全關(guān)鍵型的 RISC-V 設(shè)計(jì)，與基于專有指令集架構(gòu)（ISA）的設(shè)計(jì)相比，最顯著的差異是什么？

杰拉德?溫克：第一大差異是透明性。專有指令集架構(gòu)如同 “黑箱”，可能出現(xiàn)未公開的底層行為；而 RISC-V 的開放式規(guī)范支持全面的檢查與驗(yàn)證。但需注意，這一透明性僅適用于 RISC-V 的規(guī)范本身，其具體硬件實(shí)現(xiàn)仍屬于黑箱范疇。

第二大差異是架構(gòu)靈活性。RISC-V 允許實(shí)現(xiàn)者僅集成所需的擴(kuò)展指令集，減少驗(yàn)證面。但這一特性也導(dǎo)致了架構(gòu)碎片化，不同廠商的實(shí)現(xiàn)配置各不相同，要求工具能對這種差異性進(jìn)行抽象處理，也因此給工具開發(fā)帶來了更大負(fù)擔(dān)。

最后一大差異是認(rèn)證成熟度。專有處理器擁有數(shù)十年的實(shí)際應(yīng)用經(jīng)驗(yàn)，而 RISC-V 的硬件實(shí)現(xiàn)尚處于發(fā)展階段。經(jīng)認(rèn)證的開發(fā)工具可提供標(biāo)準(zhǔn)化的認(rèn)證基礎(chǔ)設(shè)施，降低企業(yè)采用 RISC-V 架構(gòu)的風(fēng)險。

Q：在 RISC-V 架構(gòu)下，同時實(shí)現(xiàn)功能安全與網(wǎng)絡(luò)安全會面臨哪些具體挑戰(zhàn)？

杰拉德?溫克：功能安全與網(wǎng)絡(luò)安全的設(shè)計(jì)目標(biāo)存在本質(zhì)差異，有時甚至相互沖突。功能安全要求系統(tǒng)表現(xiàn)出確定性、可預(yù)測的行為；而網(wǎng)絡(luò)安全所需的防護(hù)措施，如地址空間隨機(jī)化、加密運(yùn)算等，往往會引入時序波動。在 RISC-V 架構(gòu)中，物理內(nèi)存保護(hù)機(jī)制可兼顧兩者需求：既為功能安全提供空間分區(qū)，又能通過內(nèi)存保護(hù)抵御惡意訪問。但要讓該機(jī)制同時滿足兩大需求，需進(jìn)行細(xì)致的權(quán)衡分析，在混合關(guān)鍵度系統(tǒng)中尤為如此。

RISC-V 的開放式特性有助于提升網(wǎng)絡(luò)安全的透明性，但其架構(gòu)靈活性也導(dǎo)致了一個問題：加密擴(kuò)展指令集、擬推出的 WorldGuard 隔離框架等與網(wǎng)絡(luò)安全相關(guān)的特性，并非所有 RISC-V 實(shí)現(xiàn)都會集成，這使得網(wǎng)絡(luò)安全的基礎(chǔ)架構(gòu)呈現(xiàn)碎片化。

對于開發(fā)工具而言，這要求編譯器和鏈接器在支持功能安全目標(biāo)（生成確定性代碼、輸出可進(jìn)行最壞情況執(zhí)行時間分析的程序）的同時，實(shí)現(xiàn)網(wǎng)絡(luò)安全加固（如棧金絲雀保護(hù)、控制流完整性校驗(yàn)、邊信道攻擊防護(hù)），且確保兩者互不干擾。

Q：你的演講摘要中提到，指令融合是一項(xiàng)核心創(chuàng)新技術(shù)。能否解釋一下，該技術(shù)如何在不影響確定性實(shí)時性的前提下提升系統(tǒng)性能？

杰拉德?溫克：指令融合技術(shù)允許處理器識別特定的指令序列，并將其作為單個組合操作執(zhí)行。例如，將比較與分支指令、加載與自增指令融合，原本需要兩個時鐘周期完成的操作，融合后一個周期即可完成。該技術(shù)通過提升數(shù)據(jù)吞吐率實(shí)現(xiàn)性能提升，無需提高時鐘頻率，也無需引入投機(jī)執(zhí)行 —— 而投機(jī)執(zhí)行正是破壞時序確定性的主要因素之一，這一點(diǎn)對實(shí)時系統(tǒng)至關(guān)重要。

實(shí)時系統(tǒng)應(yīng)用該技術(shù)的核心關(guān)鍵在于：指令融合是一項(xiàng)只加快、不減慢執(zhí)行速度的性能優(yōu)化手段；即便指令序列未被融合，仍能正常執(zhí)行，只是耗時更長。這意味著在進(jìn)行最壞情況執(zhí)行時間分析時，可保守地假設(shè)未發(fā)生指令融合，以此保證安全認(rèn)證所需的確定性最壞情況執(zhí)行時間邊界，而實(shí)際執(zhí)行過程則能享受指令融合帶來的速度提升。

從工具鏈角度來看，若編譯器能適配處理器的指令融合規(guī)則，即可合理編排指令序列，最大化融合機(jī)會。這一設(shè)計(jì)能讓系統(tǒng)性能接近架構(gòu)更復(fù)雜的亂序執(zhí)行核心，同時保留架構(gòu)更簡單的順序執(zhí)行流水線的時序可分析性。

Q：TASKING 的 RISC-V 編譯器采用了哪些具體優(yōu)化手段，以充分利用指令融合及新思科技（Synopsys）RISC-V 的其他特性？

杰拉德?溫克：TASKING 的 RISC-V 編譯器為適配指令融合量身設(shè)計(jì)。與傳統(tǒng)指令集架構(gòu)不同，RISC-V 不會新增專門的 “融合操作碼”，始終保持基礎(chǔ)指令集的簡潔性，將指令融合完全交由微架構(gòu)實(shí)現(xiàn)。這意味著編譯器需生成并保留特定指令模式，讓新思科技 ARC-V 等硬件能對其進(jìn)行融合處理。

相關(guān)優(yōu)化貫穿編譯器的四個處理階段：指令選擇階段，利用 ARC-V 專屬啟發(fā)式算法，篩選出可融合的指令序列；指令調(diào)度階段，將存在依賴關(guān)系的指令相鄰排布，且該操作在寄存器分配前后均會執(zhí)行，以生成并保留可融合模式；寄存器分配階段，確保待融合指令的操作數(shù)不會與其他活躍區(qū)間產(chǎn)生沖突；融合感知窺孔優(yōu)化階段，在后續(xù)優(yōu)化步驟完成后，修復(fù)或重新生成可融合的指令模式。

該工具鏈還實(shí)現(xiàn)了與鏈接器的深度聯(lián)動，因?yàn)榇a松弛優(yōu)化可能會改變指令對齊方式，進(jìn)而對取指單元的性能產(chǎn)生負(fù)面影響。TASKING 自研的 Viper 框架，為這種深度集成提供了技術(shù)支撐。

Q：是否有實(shí)操案例能證明，架構(gòu)、微架構(gòu)與編譯器的協(xié)同設(shè)計(jì)能帶來可量化的收益？

杰拉德?溫克：新思科技 ARC-V 核心與 TASKING 編譯器的組合，就是一個典型的實(shí)操案例。ARC-V 的高級指令融合技術(shù)，能讓單發(fā)射順序執(zhí)行的處理器流水線，通過融合不同功能單元的指令實(shí)現(xiàn)雙發(fā)射執(zhí)行，既無需新增指令，也不會破壞 RISC-V 的兼容性。結(jié)合 TASKING 編譯器的融合感知代碼生成能力，最終實(shí)現(xiàn)的系統(tǒng)性能接近雙發(fā)射核心，而芯片面積和功耗預(yù)算則與簡易的順序執(zhí)行流水線持平。

該技術(shù)已在英飛凌的汽車級 RISC-V 虛擬原型中得到實(shí)際應(yīng)用，TASKING 編譯器為該原型核心簇內(nèi)的 RISC-V 微架構(gòu)優(yōu)化生成了高執(zhí)行效率的代碼。這三個層面的協(xié)同作用十分關(guān)鍵：RISC-V 提供可移植的指令集架構(gòu)，ARC-V 以極低的硅片開銷實(shí)現(xiàn)指令融合，而 TASKING 編譯器則確保軟件能充分挖掘這些硬件特性的潛力。

這一協(xié)同設(shè)計(jì)帶來了可量化的收益：在不影響最壞情況執(zhí)行時間可分析性和安全認(rèn)證的前提下，讓高安全關(guān)鍵型工作負(fù)載的性能得到顯著提升。這種協(xié)同方案在滿足功能安全約束的同時，縮小了與復(fù)雜架構(gòu)之間的性能差距。