soc-fpga 文章最新資訊

SoC 集成度如何影響 SMT 貼片良率

本文詳解 SoC 系統(tǒng)級芯片集成度對 SMT 貼片良率的影響，涵蓋細間距 BGA 工藝難題、封裝翹曲、回流焊溫度曲線優(yōu)化以及檢測管控策略。系統(tǒng)級芯片 SoC 存在明顯的矛盾特性：它能簡化整機電路原理圖，卻大幅增加貼片組裝難度。將 CPU、GPU、內(nèi)存等完整計算架構(gòu)集成到單顆裸片內(nèi)部，雖然減少了整機元器件數(shù)量，但也讓焊點互聯(lián)工藝難度大幅提升。從常規(guī) 0.8mm 間距器件升級到 0.35mm 細間距 SoC，制造工藝窗口被極度壓縮。在超高密貼片場景中，一次貼片良率（FPY）不只是一項指標，更是直接決定生產(chǎn)盈
關(guān)鍵字： SoC 系統(tǒng)級芯片 SMT 貼片良率 BGA 細間距封裝翹曲回流焊曲線 IPC-7525 鋼網(wǎng)開孔面積比枕形虛焊 HiP 潤濕不良開路 NWO 焊點空洞 3D X-Ray 檢測氮氣回流盤中過孔封孔 POFV

2nm芯片成本暴漲20%：最貴的安卓芯，最難的旗艦?zāi)?/a>

如果要用一個詞來形容即將到來的2026年下半年的旗艦手機市場，那就是“昂貴的焦慮”。高通的驍龍8 Elite Gen 6 Pro和聯(lián)發(fā)科的天璣9600 Pro正帶著20%的成本漲幅，向安卓廠商投下了一枚“重磅炸彈”。

關(guān)鍵字： 2nm SoC 安卓高通聯(lián)發(fā)科臺積電

復(fù)旦微電擬與復(fù)旦大學(xué)、國盛投資共建集成電路技術(shù)中心

為深度聚焦新一代高端FPGA與PSoC、人工智能和新一代存儲技術(shù)三大核心方向，擬成立集成電路工程技術(shù)融合創(chuàng)新中心。5月12日，復(fù)旦微電發(fā)布公告稱，為深度聚焦新一代高端FPGA與PSoC、人工智能和新一代存儲技術(shù)三大核心方向，公司擬與復(fù)旦大學(xué)、國盛投資簽署三方協(xié)議，共建“復(fù)旦大學(xué)集成電路工程技術(shù)融合創(chuàng)新中心”一期項目，實現(xiàn)在技術(shù)創(chuàng)新、人才培養(yǎng)和成果轉(zhuǎn)化等方面的合作共贏。此次合作期限為協(xié)議生效后60個月（5年），復(fù)旦微電將向技術(shù)中心提供不超過10億元合作經(jīng)費，涵蓋項目啟動費、研發(fā)經(jīng)費等，資金納入公司年度研發(fā)預(yù)
關(guān)鍵字：復(fù)旦微電 FPGA PSoC AI

5.13深圳，米爾邀您參加安路科技AEC FPGA技術(shù)沙龍

鵬城五月，創(chuàng)新不止，2026年安路科技AEC FPGA技術(shù)沙龍首站將落地深圳，聚焦前沿技術(shù)，探討應(yīng)用落地新方向。米爾作為領(lǐng)先的嵌入式處理器模組廠商，將攜安路FPGA核心板和開發(fā)板亮相，誠邀您蒞臨現(xiàn)場共同探討和交流。我們誠摯邀請您蒞臨現(xiàn)場，共話未來圖景?！? ?會議時間：2026年5月13日●? ?會議地點：深圳深鐵塘朗君璞酒店現(xiàn)場活動：為回饋廣大開發(fā)者長期以來的支持，米爾電子將在本次展會現(xiàn)場舉辦福利活動，限時免費贈送15套MYD-YM90G開發(fā)板。誠邀各位行業(yè)伙伴與
關(guān)鍵字：米爾安路科技 FPGA

SoC集成如何影響SMT貼片良率

在電子制造向高密度、高集成方向發(fā)展的今天，片上系統(tǒng)SoC已經(jīng)成為復(fù)雜電路設(shè)計的主流方案。它在一個芯片內(nèi)集成了CPU、GPU、內(nèi)存等完整系統(tǒng)，大幅簡化了原理圖設(shè)計，減少了外圍元器件數(shù)量。但這種高度集成，卻給后端的SMT貼片裝配帶來了更大的挑戰(zhàn)，直接影響生產(chǎn)線的一次通過率、制造成本與產(chǎn)品可靠性。從傳統(tǒng)0.8mm間距器件，升級到0.35mm間距的高密度SoC后，整個制造工藝窗口被急劇壓縮。在這種高精度環(huán)境下，首件良率FPY不再只是一個質(zhì)量指標，而是直接成為決定產(chǎn)品盈利或報廢的關(guān)鍵因素。任何一顆BGA焊點失效，都
關(guān)鍵字： SoC SMT

電源革命：集成型電源模塊的優(yōu)勢

簡介更高效、更緊湊，這是快節(jié)奏的電子世界對電源解決方案提出的日益增長的需求。在電源技術(shù)進步的同時，工程師們不斷尋求簡化設(shè)計、減少占板空間并加快開發(fā)過程的方法。MPS 提供了極為廣泛的電源模塊產(chǎn)品組合，并將功率級、控制環(huán)路和電感集成在單個 SMD 封裝中（見圖 1），滿足了設(shè)備對電源不斷增長的高要求。?圖1: MPS電源模塊本文探討集成型電源模塊相對于傳統(tǒng)分立 DC/DC 電源具有的諸多優(yōu)勢。簡化設(shè)計并減少占板空間通過集成功率級、控制環(huán)路和電感，MPS 電源模塊能夠提供無可比擬的功率密度。利用MP
關(guān)鍵字：集成電源模塊 MeshConnect COT控制 AVP瞬態(tài)優(yōu)化 EMI FPGA MPM DC/DC 電源模塊封裝

Altera發(fā)布最新版FPGA AI套件，為物理AI系統(tǒng)注入確定性動力

近日，全球最大專注于FPGA解決方案的提供商Altera宣布，正式推出FPGA AI套件 26.1.1 版本，完成其 AI 軟件平臺的重要升級。FPGA AI套件旨在簡化并加速已訓(xùn)練 AI 模型在 FPGA 芯片上的部署落地，為機器人、實時自主設(shè)備等物理AI系統(tǒng)相關(guān)的邊緣 AI 應(yīng)用提供核心支撐。最新的 26.1.1 版本引入了全新的編譯器技術(shù)，采用 AI 模型空間映射架構(gòu)，可實現(xiàn)媲美ASIC的優(yōu)化 AI 推理性能，同時有效控制研發(fā)成本，支持業(yè)務(wù)負載靈活迭代與再次編程，并保障基于 FPGA 架構(gòu)的確定性和
關(guān)鍵字： Altera FPGA AI套件物理AI

萊迪思聯(lián)手英偉達推出 Sensor Bridge 方案加速邊緣 AI 產(chǎn)品落地

當下各大廠商爭相研發(fā)高性能 AI 大模型，很多從業(yè)者習(xí)慣觀望等待主流模型定型后再做產(chǎn)品開發(fā)。但對產(chǎn)品設(shè)計師而言，不必一味觀望，應(yīng)主動利用現(xiàn)有技術(shù)，把 AI 模型能力落地為可用、可靠、具備實際價值的商業(yè)化產(chǎn)品。萊迪思半導(dǎo)體與英偉達的合作，標志著 AI 時代產(chǎn)品設(shè)計思路迎來轉(zhuǎn)變。雙方推出Sensor Bridge 參考設(shè)計，標準化了從傳感器到 AI 推理的完整數(shù)據(jù)鏈路，大幅降低了開發(fā)近實時感知、分析與響應(yīng)系統(tǒng)的門檻。采用模塊化搭建方式，能有效加快研發(fā)進度，打造更智能、響應(yīng)更快的終端產(chǎn)品。隨著智能算力向數(shù)據(jù)產(chǎn)生
關(guān)鍵字：萊迪思半導(dǎo)體英偉達 Sensor Bridge 邊緣 AI FPGA 開發(fā)板人工智能/機器學(xué)習(xí) 嵌入式處理評估/開發(fā)工具物聯(lián)網(wǎng)物聯(lián)網(wǎng) 感應(yīng) 半導(dǎo)體與開發(fā)工具

面向算法硬件加速的FPGA實現(xiàn)方法

當開發(fā)者想要榨干某一算法的極限性能、且軟件優(yōu)化手段已全部用盡時，可以通過軟硬件功能重新劃分對任務(wù)進行硬件加速。借助 FPGA，無需更換處理器、也無需改動電路板級設(shè)計，就能輕松將軟件模塊替換為硬件模塊。本文將講解如何利用 FPGA 對算法實現(xiàn)硬件加速。可定制指令集的可配置處理器架構(gòu)圖 1：帶自定義指令的可配置處理器架構(gòu)基于 FPGA 的硬件加速簡介低成本可編程邏輯器件在嵌入式系統(tǒng)中的應(yīng)用越來越普遍，讓設(shè)計人員無需大幅改動處理器與硬件板卡，就能提升系統(tǒng)性能。可編程邏輯可將計算密集型函數(shù)轉(zhuǎn)化為硬件加速器。從軟件
關(guān)鍵字：算法硬件加速 FPGA

面向ARM系統(tǒng)集成的FPGA片上系統(tǒng)解決方案

市場壓力與設(shè)計挑戰(zhàn)面對激烈的市場競爭，嵌入式系統(tǒng)設(shè)計人員必須重新評估開發(fā)流程。系統(tǒng)復(fù)雜度持續(xù)提升，同時在性能、功耗與空間方面的約束卻愈發(fā)嚴苛。不斷迭代的行業(yè)標準、新興市場以及多變的行業(yè)趨勢，要求設(shè)計流程具備高度靈活性，能夠快速適配變化。設(shè)計人員需要開發(fā)更復(fù)雜的系統(tǒng)，并快速推出全新產(chǎn)品或衍生型號產(chǎn)品。盡管這些需求看似意味著需要投入更多開發(fā)時間與資源，但產(chǎn)品上市窗口期卻在不斷收窄，研發(fā)團隊必須在更短周期內(nèi)交付更先進、更靈活的系統(tǒng)方案。同時，成本預(yù)算限制往往迫使團隊精簡人員與投入，而非擴充規(guī)模。想要獲得市場成功
關(guān)鍵字： ARM 系統(tǒng)集成 FPGA 片上系統(tǒng)

存儲漲價沖擊手機行業(yè)：Q1全球SoC出貨量下降8%

據(jù)Counterpoint Research發(fā)布的《全球智能手機SoC出貨量初步報告》顯示，受存儲緊張、價格暴漲以及地緣政治不確定性影響，2026年第一季度全球智能手機SoC出貨量同比下降8%，市場整體面臨較大壓力。報告指出，存儲緊張不僅拖累了手機OEM廠商與SoC供應(yīng)商的新品開發(fā)，還促使行業(yè)優(yōu)化產(chǎn)品組合。高端智能手機市場表現(xiàn)較為穩(wěn)健，成本上漲壓力逐漸轉(zhuǎn)嫁至終端售價。而入門級市場為保持價格競爭力，普遍采用成本更低的老一代芯片組。廠商表現(xiàn)分化明顯，高通與聯(lián)發(fā)科兩大頭部廠商出貨量均出現(xiàn)雙位數(shù)下滑。高通雖可依靠
關(guān)鍵字：存儲手機 SoC

從SoC到系統(tǒng)級封裝：用多裸片集成重構(gòu)汽車計算平臺

現(xiàn)代汽車電子正快速變革，驅(qū)動力來自算力需求攀升、功能安全要求提高，以及向可擴展半導(dǎo)體架構(gòu)的轉(zhuǎn)型。支撐這一變革的關(guān)鍵技術(shù)之一，就是多裸片系統(tǒng)集成（Multi?die Integration）。多裸片設(shè)計是將多顆同質(zhì)或異質(zhì)芯片封裝在一起，實現(xiàn)更好的可擴展性、性能與可靠性。這種架構(gòu)升級對高級駕駛輔助系統(tǒng)（ADAS）、自動駕駛、數(shù)字座艙尤其關(guān)鍵，因為傳統(tǒng)單片式 SoC 已難以滿足日益增長的需求。汽車是電子器件最嚴苛的工作環(huán)境之一。設(shè)備必須耐受振動、極端溫度、濕度與電磁干擾，同時保持功能安全；車輛還要求10–15
關(guān)鍵字： SoC 系統(tǒng)級封裝多裸片集成汽車計算平臺新思科技 Synopsys

云豹智能長三角創(chuàng)新中心落戶蘇州高新區(qū)

項目將建設(shè)DPU研發(fā)中心、展示中心，統(tǒng)籌布局DPU芯片研發(fā)設(shè)計、軟硬件協(xié)同開發(fā)、產(chǎn)品測試驗證及行業(yè)場景適配等業(yè)務(wù)。據(jù)“蘇州高新區(qū)發(fā)布”公眾號消息，日前，云豹智能長三角創(chuàng)新中心項目簽約落戶蘇州高新區(qū)。項目聚焦高端DPU研發(fā)，打造面向華東、輻射全國的創(chuàng)新平臺。據(jù)悉，此次簽約蘇州高新區(qū)的云豹智能長三角創(chuàng)新中心項目將建設(shè)DPU研發(fā)中心、展示中心，統(tǒng)籌布局DPU芯片研發(fā)設(shè)計、軟硬件協(xié)同開發(fā)、產(chǎn)品測試驗證及行業(yè)場景適配等業(yè)務(wù)，打造面向華東、輻射全國的DPU研發(fā)創(chuàng)新平臺。資料顯示，深圳云豹智能股份有限公司是國內(nèi)集成電路
關(guān)鍵字： DPU SoC

FPGA原型驗證與硬件仿真如何成為兩大驗證流派，又如何走向融合

FPGA 原型驗證與硬件仿真，幾乎同時起源于用可重構(gòu)硬件實現(xiàn)數(shù)字設(shè)計的需求，而這一切得益于 FPGA 的誕生。但從一開始，兩者的驅(qū)動目標就截然不同：硬件仿真：為應(yīng)對設(shè)計復(fù)雜度而生，解決純軟件仿真無法驗證百萬門級芯片的問題，強調(diào)可控性與深度調(diào)試。FPGA 原型驗證：為追求速度與真實運行而生，目標是在流片前高速運行設(shè)計，支撐軟件開發(fā)、系統(tǒng)驗證與真實業(yè)務(wù)負載。幾十年來，二者長期處于平行世界，不僅技術(shù)目標不同，更有不同的工程思維與文化。如今，在市場與軟件定義系統(tǒng)的推動下，兩者已不再孤立，共同歸入硬件輔助驗證（HA
關(guān)鍵字： FPGA 原型驗證硬件仿真

片上網(wǎng)絡(luò)（NoC）至關(guān)重要：打造下一代AI SoC的核心骨架

面向 AI 負載的現(xiàn)代 SoC 設(shè)計，已徹底改變片上網(wǎng)絡(luò)（NoC）的定位 —— 它從簡單的互聯(lián)總線，升級為決定系統(tǒng)性能、功耗與擴展性的核心架構(gòu)要素。隨著計算密度提升、異構(gòu)加速器普及，數(shù)據(jù)搬運已成為系統(tǒng)性能的主導(dǎo)因素。因此，NoC 架構(gòu)必須作為頂層設(shè)計決策，而非后期集成環(huán)節(jié)。白皮書《下一代 SoC 架構(gòu)設(shè)計考量：搭配 Arteris 的 NoC》指出：現(xiàn)代 AI SoC 的瓶頸不在計算，而在仲裁、內(nèi)存訪問與互聯(lián)帶寬。這使得 NoC 拓撲、緩存機制與服務(wù)質(zhì)量（QoS）策略，成為達成性能目標的關(guān)鍵。AI So
關(guān)鍵字：片上網(wǎng)絡(luò) NoC AI SoC