三星研究人員發(fā)布了一份詳細(xì)的NAND實(shí)驗(yàn)性架構(gòu)報(bào)告，旨在將該技術(shù)最大的功耗之一減少多達(dá)96%。

這項(xiàng)工作——用于低功耗NAND閃存的鐵電晶體管——由三星先進(jìn)技術(shù)研究院的研究人員完成，發(fā)表在《自然》期刊上。 該書描述了一種面向未來(lái)3D NAND的鐵電場(chǎng)效應(yīng)晶體管（FeFET）設(shè)計(jì)，結(jié)合了基于哈夫尼亞的鐵電體和氧化物半導(dǎo)體通道，并引入了近乎零的通電壓作，構(gòu)成了96%功率降低的基礎(chǔ)。

在現(xiàn)代NAND中，每當(dāng)讀取或編程單元時(shí)，貫穿每條垂直字符串的字線堆棧必須帶有通行電壓。隨著層數(shù)增加，開(kāi)銷也隨之增加，由于層數(shù)增加，它現(xiàn)在占陣列總功率的很大一部分。三星團(tuán)隊(duì)認(rèn)為，擁有寬大內(nèi)存窗口和最大閾值電壓低于零的鐵電晶體管，可以支持多級(jí)工作，而無(wú)需阻礙電荷陷阱NAND所依賴的高Vpass以避免干擾。

他們首先在每單元最多五位的平面陣列中演示，隨后在設(shè)計(jì)模仿三維NAND幾何的短四層垂直串中演示。該結(jié)構(gòu)中的中央門尺寸為25納米，類似于當(dāng)前商業(yè)設(shè)備。該團(tuán)隊(duì)定義了一種NAND專屬的能量指標(biāo)，結(jié)合了字線電容的主要貢獻(xiàn)與產(chǎn)生讀寫所需高電壓的內(nèi)部電荷泵。

通過(guò)對(duì)全棧的成本進(jìn)行建模，研究人員估計(jì)基于鐵電設(shè)計(jì)的286層裝置相比同高度的傳統(tǒng)電荷陷阱堆，程序和讀能的總能可降低約94%。在1024層時(shí)，降低通電電壓大幅降低電荷泵的功，減少率達(dá)到96%。

實(shí)驗(yàn)還涵蓋了保留和循環(huán)限制。平面形式下，鐵電電池支持寬大的存儲(chǔ)窗口，并展示了五級(jí)編程，盡管在該密度下的耐久性較為有限。PLC類構(gòu)型可維持?jǐn)?shù)百個(gè)周期，而QLC等效的使用在室溫和85°C下均接近一千個(gè)周期。 作者指出，在實(shí)現(xiàn)完整3D陣列生產(chǎn)資格之前，還需要進(jìn)一步開(kāi)發(fā)程序抑制方案和負(fù)電壓生成。他們還指出，氧化物通道在高溫應(yīng)力下的行為仍是后續(xù)研究的關(guān)鍵領(lǐng)域。

目前沒(méi)有跡象表明三星計(jì)劃基于這項(xiàng)工作發(fā)布任何產(chǎn)品。相反，該研究被定位為一項(xiàng)基礎(chǔ)性研究，而該研究本身仍需進(jìn)一步發(fā)展，旨在為潛在的低功耗NAND世代開(kāi)發(fā)，超越當(dāng)前電荷陷阱路線圖。