近年來，中國多所高校和研究機(jī)構(gòu)在半導(dǎo)體相關(guān)領(lǐng)域取得了重大進(jìn)展。這些進(jìn)展涵蓋了存儲(chǔ)器、功率半導(dǎo)體和集成電路設(shè)計(jì)等關(guān)鍵領(lǐng)域。

IME CAS在高密度三維DRAM研究方面取得了重大進(jìn)展

中國科學(xué)院微電子研究所集成電路制造技術(shù)國家重點(diǎn)實(shí)驗(yàn)室的研究團(tuán)隊(duì)，與北京超弦存儲(chǔ)技術(shù)研究院（SAMT）和山東大學(xué)合作，提出了一種新型雙門4F2 2T0C存儲(chǔ)單元架構(gòu)。

通過采用原位金屬自氧化工藝，該技術(shù)實(shí)現(xiàn)了4F2存儲(chǔ)單元內(nèi)讀寫晶體管的自對齊集成。結(jié)合多層存儲(chǔ)技術(shù)，它可以進(jìn)一步提高存儲(chǔ)密度。

圖 1 4F2 雙門 2T0C 內(nèi)存陣列的示意圖和掃描電子顯微鏡表征

（圖片來源：中國科學(xué)院微電子研究所）

測試結(jié)果顯示，垂直雙柵晶體管在狀態(tài)電流和閾值擺幅下表現(xiàn)出色，并在85°C下表現(xiàn)出色，可靠性強(qiáng)熱成像穩(wěn)定性測試，分別實(shí)現(xiàn)了?22.6 mV（NBTS）和87.7 mV（PBTS）。因此，晶體管結(jié)合了高性能與高穩(wěn)定性?；谠撈骷?，4F2 2T0C 單元支持4位多級存儲(chǔ)，寫入時(shí)間為50納秒，數(shù)據(jù)保留時(shí)間超過300秒，展現(xiàn)了強(qiáng)大的技術(shù)潛力。

南京科技大學(xué)發(fā)布了電力半導(dǎo)體領(lǐng)域的新成果

最近，南京理工大學(xué)微電子學(xué)院（集成電路學(xué)院）聯(lián)合研究團(tuán)隊(duì)提出了一種基于多層反向傳播人工神經(jīng)網(wǎng)絡(luò)（ANN）的新型開關(guān)損耗預(yù)測方法。

該方法利用SiC MOSFET靜態(tài)參數(shù)（如閾值電壓、漏電流和導(dǎo)通電阻）與開關(guān)損耗之間的回歸關(guān)系。無需復(fù)雜的物理建?；騾?shù)提取，只需測量數(shù)據(jù)或數(shù)據(jù)手冊中的靜態(tài)參數(shù)即可快速且準(zhǔn)確地預(yù)測開關(guān)損耗。

（圖片來源：南京科技大學(xué)）

在一個(gè)1200 V SiC MOSFET功率模塊數(shù)據(jù)集上的實(shí)驗(yàn)結(jié)果顯示，該方法實(shí)現(xiàn)了最小的平均絕對百分比誤差（MAPE）為1.13%，最大誤差低于7.43%。每個(gè)模塊的平均預(yù)測時(shí)間僅為4.95毫秒，優(yōu)于基準(zhǔn)測試方法。此外，在 NVIDIA Jetson 嵌入式平臺(tái)上部署時(shí)，該模型沒有性能下降，顯示出實(shí)用性。該方法為 提供了新的解熱成像動(dòng)力模塊的設(shè)計(jì)優(yōu)化和大規(guī)模質(zhì)量篩查。

香港大學(xué)、武漢大學(xué)和中國科學(xué)院在4H/3C-SiC復(fù)合基板和器件方面取得了重大進(jìn)展

最近，由IME高頻高壓中心劉欣宇領(lǐng)導(dǎo)的團(tuán)隊(duì)，聯(lián)合香港大學(xué)、伊薩伯斯集團(tuán)、武漢大學(xué)及物理研究所，成功開發(fā)出大面積4H/3C-SiC單晶復(fù)合基底，突破了低壓（<600伏）4H-SiC器件的比導(dǎo)通極限。

團(tuán)隊(duì)提出了一種創(chuàng)新的異相集成方案，結(jié)合了“高質(zhì)量4H-SiC薄膜+低阻抗3C-SiC基板”。該方法既保持了4H-SiC的高晶質(zhì)質(zhì)量和高擊穿場強(qiáng)，又充分利用了3C-SiC的低電阻率，有效解決了長期以來限制器件開發(fā)的權(quán)衡。異相集成基板的電阻率降至0.39 mΩ·cm——比傳統(tǒng)4H-SiC基板低45倍——為低壓SiC功率器件的性能飛躍提供了新途徑。

SUSTC研究團(tuán)隊(duì)在高速集成電路設(shè)計(jì)方面取得了關(guān)鍵成果

最近，南方理工大學(xué)（SUSTC）工程學(xué)院與國家示范微電子學(xué)院潘全領(lǐng)導(dǎo)團(tuán)隊(duì)在高速通信和光電集成電路設(shè)計(jì)方面取得了進(jìn)一步突破。

1. 一臺(tái)56 Gbaud、7.3伏每秒線性調(diào)制器發(fā)射機(jī)，基于AMUX固有前饋均衡器和擊穿電壓三重器

該研究提出了一種半速率線性發(fā)射機(jī)，整體集成了2：1模擬多路復(fù)用器（AMUX）和用于光學(xué)調(diào)制器的線性驅(qū)動(dòng)器。通過利用時(shí)鐘與半速率數(shù)據(jù)流之間的時(shí)序關(guān)系，AMUX本質(zhì)上實(shí)現(xiàn)了前饋均衡器（FFE），通過調(diào)整時(shí)鐘延遲，可以重新配置為兩分或三分接模式。

為了進(jìn)一步增強(qiáng)輸出電壓擺幅和線性性，作者提出了一種新的“擊穿電壓（BV）三重拓?fù)洹庇糜诰€性驅(qū)動(dòng)器。通過疊加三個(gè)異質(zhì)結(jié)雙極型晶體管（HBT），并利用放大的輸入信號對頂部兩個(gè)HBT的基極進(jìn)行偏置，驅(qū)動(dòng)器在保持良好可靠性的同時(shí)，實(shí)現(xiàn)了傳統(tǒng)級規(guī)拓?fù)涞娜遁敵鰯[幅。

該線性驅(qū)動(dòng)器采用130納米SiGe BiCMOS工藝制造，在6伏普每秒、1吉赫正弦波輸出下實(shí)現(xiàn)17.1 dB直流增益、39.1 GHz 6 dB帶寬和1.6%總諧波失真（THD）。完整的發(fā)射機(jī)（AMUX + 驅(qū)動(dòng)）在56 Gb/s NRZ作下最大輸出擺幅為7.3 Vppd，啟用固有FFE后，支持最高112 Gb/s PAM-4傳輸，擺幅為4.2 Vppd——這是下一代高速光互連技術(shù)的關(guān)鍵突破。

2. 基于多階串?dāng)_消除和信號復(fù)用的112 Gb/s單端接收前端

論文還提出了基于多階串?dāng)_消除和信號重用技術(shù)的112 Gb/s單端PAM-4接收機(jī)前端，用于背板鏈路。引入了N階遠(yuǎn)端串?dāng)_（FEXT）模型，以準(zhǔn)確捕捉高頻下的真實(shí)FEXT行為。基于該模型，提出了一種新穎的多階串?dāng)_消除與信號重用（M-XTCR）技術(shù)，以最大限度減少殘余串?dāng)_，同時(shí)增強(qiáng)高頻信號成分的重用。

除了更徹底地抑制殘余串?dāng)_外，該方法還將提取的串?dāng)_能量轉(zhuǎn)化為對有用高頻信號成分的主動(dòng)增強(qiáng)，提升信號質(zhì)量并減少干擾。

該接收機(jī)前端采用28納米CMOS工藝制造，采用二階XTCR拓?fù)浣Y(jié)構(gòu)，并在4英寸信道上驗(yàn)證，信與串?dāng)_比為33 dB。測量結(jié)果顯示，與傳統(tǒng)一階XTCR相比，二階XTCR在56 Gb/s NRZ下分別提升了21%和34%的水平和垂直眼開度，在112 Gb/s PAM-4時(shí)分別提升了24%和18%。該設(shè)計(jì)實(shí)現(xiàn)了0.34 pJ/b的能效，超越了最先進(jìn)的技術(shù)，并為實(shí)用的高密度單端互連系統(tǒng)奠定了堅(jiān)實(shí)基礎(chǔ)。