天堂婷婷一区二区三区,91成人在线导航

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用...

FPGA CPLD 2024-02-29

詳解CPLD/FPGA架構(gòu)與原理

CPLD FPGA 2024-02-23

基于STM32F4和CPLD的高品質(zhì)立體聲USB數(shù)字音頻接口設(shè)計

在高品質(zhì)音頻系統(tǒng)應(yīng)用中，USB協(xié)議被廣泛用于設(shè)計數(shù)字音頻輸入接口。目前專用USB數(shù)字音頻芯片較少，這阻礙了USB數(shù)字音頻接口的推廣使用。本文基于STM32F4系列芯片開發(fā)了符合USB Audio Devices Clas...

STM32 STM32F4 2020-10-16

高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL硬件描述語言

全球增長最快的可編程邏輯公司-廣東高云半導(dǎo)體科技股份有限公司（以下簡稱“高云半導(dǎo)體”）近日宣布，高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL（Very-High-Speed Integrat...

半導(dǎo)體 VHDL 2020-04-01

攜手并進，共贏未來，熱烈祝賀潤欣科技成為安路科技代理商

在安路科技品牌影響力迅速提升的情況下，安路科技與上海潤欣科技股份有限公司（股票代碼SZ300493，以下簡稱“潤欣科技”）近日簽署了“授權(quán)代理協(xié)議書”，達成了新的戰(zhàn)略合作，潤欣科技成為了安路科技的全線FPGA產(chǎn)品代理商。...

FPGA CPLD 2019-11-11

一文看懂VHDL和Verilog有何不同

　　當(dāng)前最流行的硬件設(shè)計語言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當(dāng)多的擁護者。VHDL 語言由美國軍方所推出，最早通過國際電機工程師學(xué)會(IEEE)的標(biāo)準(zhǔn)，在北美及歐洲應(yīng)用非常普遍。而...

VHDL Verilog 2018-11-08

A/D轉(zhuǎn)換組合工作原理剖和結(jié)構(gòu)組成分析

　　1引言　　A/D轉(zhuǎn)換組合是雷達目標(biāo)諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?一旦出現(xiàn)故障,目標(biāo)信號將無法傳送到信息處理中心進行處理,從而導(dǎo)致雷達主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障率高,因此,...

A/D CPLD 2018-10-15

常用FPGA/CPLD四種設(shè)計技巧

常用FPGA/CPLD四種設(shè)計技巧,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果...

FPGA CPLD 2018-09-11

VHDL語言實現(xiàn)的幀同步算法

數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識別，其中接收端的幀同步識別電路的結(jié)構(gòu)對同步性能的影響是主...

VHDL 幀同步 2018-09-11

基于LPC1764的多道脈沖幅度分析器的電路設(shè)計

摘要：為解決核輻射測量的實時性問題，設(shè)計了基于ARM Cortex—M3內(nèi)核的LPC1764處理器、CPLD和高速A／D轉(zhuǎn)換等芯片構(gòu)造多道脈沖幅度分析器的電路系統(tǒng)，該系統(tǒng)使用CPLD對高速A／D轉(zhuǎn)換數(shù)據(jù)進行處...

脈沖幅度分析器 CPLD 2018-09-07

汽車識別系統(tǒng)的經(jīng)典設(shè)計方案匯總，包括原理圖，源代碼

車牌識別技術(shù)是計算機視頻圖像識別技術(shù)在車輛牌照識別中的一種應(yīng)用。車牌識別技術(shù)要求能夠?qū)⑦\動中的汽車牌照從復(fù)雜背景中提取并識別出來，通過車牌提...

車牌識別 matlab 2018-08-31

基于CPLD的電池管理雙CAN控制器的設(shè)計與實現(xiàn)

電池管理系統(tǒng)是混合動力汽車中重要的電子控制單元，具有保障電池正常、可靠和高效工作的作用，是電池與用電設(shè)備之間的橋梁。在研制以及批量生產(chǎn)過程中...

CPLD 電池管理 2018-08-27

十年FPGA開發(fā)經(jīng)驗工程師教你的絕密設(shè)計技巧

從大學(xué)時代第一次接觸FPGA至今已有10多年的時間，至今記得當(dāng)初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當(dāng)時由于沒有接...

CPLD 電子工程師 2018-08-07

如何基于CPLD的電池供電系統(tǒng)斷電電路的設(shè)計？

今天，大多數(shù)的CPLD(復(fù)雜可編程邏輯器件)都采用可減少功耗的工作模式，但當(dāng)系統(tǒng)未使用時，應(yīng)完全切斷電源以保存電池能量，從而實現(xiàn)很多設(shè)計者的終極節(jié)...

CPLD 電池供電 2018-08-07

一種基于CPLD的DMA控制器IP核設(shè)計

但是由于8013硬件結(jié)構(gòu)和指令系統(tǒng)的限制，當(dāng)需要高速率大批量數(shù)據(jù)傳送時，數(shù)據(jù)吞吐速率往往不能滿足設(shè)計要求。即使采用提升振蕩器頻率的辦法，結(jié)果仍不...

可編程邏輯器件 CPLD 2018-07-27

基于CPLD的測試系統(tǒng)接口設(shè)計

介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口，通過時cPLD和竹L電路的比較及cPLD在系統(tǒng)中實現(xiàn)的強大功能，論述了CPLD在測試系...

EDA CPLD 2018-07-27

基于VHDL邏輯電路設(shè)計與應(yīng)用

隨著集成電路技術(shù)的高速發(fā)展，VHDL已成為設(shè)計數(shù)字硬件時常用的一種重要手段。介紹EDA技術(shù)及VHDL語言特點，以串行加法器為例，分析串行加法器的工作原理...

EDA VHDL 2018-07-27

基于FPGA的Petri網(wǎng)的硬件實現(xiàn)

Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具，Petri網(wǎng)的硬件實現(xiàn)將為并行控制器的設(shè)計提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中，研究了基本Petr...

EDA技術(shù) FPGA 2018-07-27

如何設(shè)計基于CPLD的溫度計（原理和代碼）？

1. 概述本設(shè)計基于CPLD設(shè)計一款數(shù)字溫度計，溫度傳感器使用DS18B20，CPLD采用EPM240T100C5。DS18B20 具有體積小，硬件開銷低(只需要一根信號線)，抗干...

溫度計 cpld 2018-07-26

CPLD、FPGA、DSP的聯(lián)系和區(qū)別？

　　ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM也是單片機。ARM架構(gòu)是面向低預(yù)算市場設(shè)計的第一款RISC微處...

CPLD FPGA 2018-07-11

FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又...

FPGA CPLD 2018-02-11

采用CPLD電器定時開關(guān)控制系統(tǒng)電路

采用CPLD電器定時開關(guān)控制系統(tǒng)電路-隨著當(dāng)今社會工作和生活節(jié)奏的加快，人們對許多電器、儀器、設(shè)備的自動化要求也越來越高，但現(xiàn)有的許多電器還不具備定時開啟和關(guān)閉功能，許多需要在固定時間開關(guān)的裝置，還需人工值守和操作，因此...

CPLD 開關(guān)控制 2017-10-28

CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解

...

CPLD 開關(guān)控制 2017-10-28

五大優(yōu)勢凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長

五大優(yōu)勢凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長-可編程邏輯器件的兩種類型是現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)...

ASIC FPGA 2017-10-20

基于FPGA的數(shù)字密碼鎖

基于FPGA的數(shù)字密碼鎖-本文介紹了一種以FPGA 為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進一步細劃為若干模塊，然后用硬件描述語言VHDL 來設(shè)計這些模塊，同時...

VHDL FPGA 2017-10-20

FPGA/CPLD設(shè)計小技巧

FPGA/CPLD設(shè)計小技巧-這是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查。...

FPGA CPLD 2017-10-13

引入EDA技術(shù)進行數(shù)字電路設(shè)計的方案

本文介紹了EDA技術(shù)主要特點和功能，并對將EDA技術(shù)引入到數(shù)字電路設(shè)計工作方案進行了探討。...

EDA技術(shù) PCB 2017-06-13

基于CPLD的MIDI播放器設(shè)計方案

大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件，電子設(shè)計工程師利用它可以在辦公室或?qū)嶒炇以O(shè)計出所自己所需要的專用芯片和專用產(chǎn)品，從而大大縮短了產(chǎn)品上市時間....

MIDI播放器 CPLD 2017-06-08

洗衣機洗滌程序控制器內(nèi)部控制模塊方案

設(shè)計一個洗衣機洗滌程序控制器，控制洗衣機的電機作如下規(guī)律運轉(zhuǎn)：用兩位數(shù)碼管預(yù)置洗滌時間（分鐘數(shù)），洗滌過程在送入預(yù)置時間后開始運轉(zhuǎn)，洗滌中按倒計時方式對洗滌過程作計時顯示，用LED表示電機....

洗衣機洗滌程序 2017-06-08

基于ARM和CPLD的無線內(nèi)窺系統(tǒng)設(shè)計

　　當(dāng)前，醫(yī)用無線內(nèi)窺鏡已有產(chǎn)品問世。以色列GI公司早在2001年5月即推出其M2A無線內(nèi)窺鏡產(chǎn)品，并獲得美國FDA認證。GI公司生產(chǎn)的膠囊型內(nèi)窺鏡長為26 mm，直徑為11mm，重3.5g;采用微...

ARM CPLD 2017-06-07

基于VHDL語言為核心的EDA技術(shù)在醫(yī)學(xué)中的應(yīng)用

VHDL超高速集成電路硬件描述語言是隨著集成電路系統(tǒng)化和高度集成化逐步發(fā)展起來的，是一種用于數(shù)字系統(tǒng)設(shè)計、測試，面向多領(lǐng)域、多層次的IEEE標(biāo)準(zhǔn)硬件描述語言。...

VHDL Max+PlusⅡ 2017-06-07

開關(guān)磁阻電機角度位置的純硬件控制

針對開關(guān)磁阻電機APC方式，本文介紹了一種基于CPLD的純硬件控制方式。該系統(tǒng)采用一臺1KW 6/4結(jié)構(gòu)開關(guān)磁阻電機作為機電能量轉(zhuǎn)換裝置，采用EP1K30TC144-3型CPLD(復(fù)雜可編程邏輯器件)和外圍電路構(gòu)成數(shù)字控...

開關(guān)磁阻電機 APC 2017-06-06

EDA中的車載DVD位控主要VHDL源程序

EDA中的車載DVD位控主要VHDL源程序...

車載DVD VHDL 2017-06-06

MAX II 控制路徑應(yīng)用

無論是在通訊，消費電子，計算還是工業(yè)領(lǐng)域，MAX II CPLD都是進行控制路徑應(yīng)用最好的選擇，這些應(yīng)用都受成本和功耗預(yù)算的約束。MAX II器件提供更低的架構(gòu)、更低的功耗以及更高的密度，使之成為復(fù)雜控制應(yīng)用的最理想的解...

MAXII 控制路徑 2017-06-06

獨特的功能——只有MAX II CPLD能夠提供

MAX? II CPLD 體系結(jié)構(gòu)中兩個獨特的功能是其他 CPLD 所不具有的：內(nèi)部振蕩器和 8 Kbits 非易失用戶閃存 ( 請參考圖 1) 。...

MAX?II 體系結(jié)構(gòu) 2017-06-06

FPGA系列相關(guān)圖書介紹

FPGA系列相關(guān)圖書介紹...

VHDL FPGA 2017-06-06

使用MAX II CPLD 作為模擬鍵盤編碼器

CPLD 最常見的應(yīng)用是鍵盤編碼器。處理器、ASSP 或者ASIC 一般無法提供足夠的引腳來實現(xiàn)鍵盤功能。I/O 擴展是CPLD 很普通的功能，使處理器采用很少的I/O 便可以解碼規(guī)模較大的鍵盤。雖然MAX? 和MAX?...

MAXII 模擬鍵盤 2017-06-06

低功耗MAX II CPLD

Altera 的 MAX? II CPLD 系列自從推出以來，在低功耗應(yīng)用上大展身手，特別是新的零功耗 MAX IIZ ，它的動態(tài)功耗和待機功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 C...

Altera 低功耗 2017-06-06

CPLD MAX II低成本架構(gòu)

基于極具突破性的新型CPLD架構(gòu)，MAX? II器件重新定義了CPLD的價值定位。傳統(tǒng)意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線矩陣組成。對于基于宏單元的構(gòu)架，隨著邏輯密度的增加，布線區(qū)域呈指數(shù)性...

架構(gòu) CPLD 2017-06-06

基于FPGA的數(shù)字式心率計的設(shè)計實現(xiàn)

心率計是常用的醫(yī)學(xué)檢查設(shè)備，實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的...

VHDL 數(shù)字式 2017-06-06

VHDL-CPLD