在高速發(fā)展的半導(dǎo)體制造領(lǐng)域,創(chuàng)新速度往往快于成熟的驗(yàn)證與確認(rèn)方法。3D IC 的出現(xiàn)進(jìn)一步加劇了這一挑戰(zhàn) —— 它將多層有源器件或小芯片以超高密度形式垂直堆疊。這種架構(gòu)帶來了全新的制造復(fù)雜度,也對(duì)長期可靠性提出了新的問題...
麻省理工學(xué)院和其他地方的研究人員開發(fā)了一種新的制造工藝,將高性能 GaN 晶體管集成到標(biāo)準(zhǔn)硅 CMOS 芯片上來自麻省理工學(xué)院網(wǎng)站:他們的方法包括在 GaN 芯片表面構(gòu)建許多微小的晶體管,切出每個(gè)單獨(dú)的晶體管,然后使用低...