從"芯片封外殼"到"系統(tǒng)架構(gòu)決策"

幾年前，封裝工程師的職責(zé)還停留在把裸片裝進(jìn)殼子、打打引線、測測良率。而今天，當(dāng)一顆AI加速器內(nèi)部集成了邏輯芯片、多顆HBM堆棧和復(fù)雜的供電網(wǎng)絡(luò)，封裝早已不是流程末端的收尾動作——它是整個(gè)系統(tǒng)能否達(dá)到帶寬、時(shí)延、功耗和可靠性目標(biāo)的關(guān)鍵決定因素。

推動這一轉(zhuǎn)變的根本動力是大語言模型的爆發(fā)式擴(kuò)張。全球各地涌現(xiàn)的AI數(shù)據(jù)中心建設(shè)潮，把對GPU和AI加速器的需求推向了前所未有的高度。而這批芯片，幾乎無一例外都走向了多裸片系統(tǒng)的設(shè)計(jì)范式。當(dāng)單顆芯片的面積和功耗逼近物理極限，將不同功能模塊拆分成獨(dú)立裸片再重新封裝集成，成為維持性能爬坡的必要手段。

問題隨之而來：現(xiàn)有的先進(jìn)封裝技術(shù)，能否支撐這條路走得更遠(yuǎn)？

當(dāng)前，業(yè)界正在形成四條各具特色的演進(jìn)方向。它們并非相互取代，而是面向不同的市場需求和時(shí)間窗口并行發(fā)展。分別是：

CoWoS（Chip-on-Wafer-on-Substrate）

CoPoS（Chip-on-Panel-on-Substrate）

  玻璃基板（Glass-core Panel Substrate）

  CoWoP（Chip-on-Wafer-on-Platform-PCB）

CoWoS：當(dāng)前王者，但天花板清晰可見

今天絕大多數(shù)旗艦AI加速器的封裝底座，都是CoWoS。其核心在于用硅中介層承載邏輯裸片與HBM堆棧之間密集的再分布層，通過硅通孔將信號和電源引出至有機(jī)基板，再經(jīng)焊球連接到PCB。

這套架構(gòu)催生了三類清晰的互連層級——芯片內(nèi)部的超高密度布線、硅中介層上的中密度互連，以及有機(jī)基板和PCB上相對稀疏的走線。如何在這三個(gè)層級之間合理分配功能，是系統(tǒng)架構(gòu)師面臨的核心權(quán)衡。

CoWoS已歷經(jīng)多代量產(chǎn)驗(yàn)證，是目前技術(shù)風(fēng)險(xiǎn)最低、供應(yīng)鏈最成熟的封裝選項(xiàng)。然而其邊界同樣清晰：主流方案中，硅中介層受限于光刻機(jī)曝光視場，最大尺寸約為2700 mm2，超出后工藝復(fù)雜性急劇躍升。此外，從圓形晶圓切割矩形中介層，邊緣天然存在浪費(fèi)，有效利用率僅約三分之二。

CoPoS：面板替代晶圓，空間利用率的跨越

CoPoS的核心思路是將圓形晶圓替換為矩形面板。矩形芯片貼合矩形面板，幾何形態(tài)天然契合，邊緣浪費(fèi)大幅縮減，有效利用率可超過90%。面板尺寸從300×300 mm 到約 500×500 mm不等，這意味著單次加工能夠容納遠(yuǎn)超CoWoS的封裝面積。

在互連密度方面，當(dāng)前面板級再分布層的線寬/間距已可實(shí)現(xiàn)3–5μm，對于大多數(shù)HBM-on-Logic的互連需求而言已然足夠，盡管尚未達(dá)到最先進(jìn)硅中介層的極限。

真正的制約不在技術(shù)指標(biāo)，而在量產(chǎn)時(shí)間表。業(yè)界公開路線圖顯示，CoPoS的規(guī)模化生產(chǎn)窗口預(yù)計(jì)在本十年中后期。這使得它成為一個(gè)中期選項(xiàng)：對于產(chǎn)品周期能夠與之對齊的團(tuán)隊(duì)極具吸引力，但并不適合近兩年必須出貨的旗艦產(chǎn)品。

玻璃基板：從基板內(nèi)部重構(gòu)信號完整性

與前兩條路線不同，玻璃基板的變革發(fā)生在封裝堆疊的另一個(gè)層級——基板本身。相比傳統(tǒng)有機(jī)基板，玻璃的優(yōu)勢集中在三點(diǎn)：

? 尺寸穩(wěn)定性更好：大面積下翹曲更小，有助于提升貼裝精度和量產(chǎn)良率。

? 介電損耗更低：對高速SerDes和射頻鏈路具有重要意義。

? 雙面精細(xì)布線潛力：通過玻璃通孔實(shí)現(xiàn)正反兩面的高密度走線。

玻璃基板的挑戰(zhàn)在于制造工藝的全面更新——成型方式、處理手段、檢測策略均與現(xiàn)有有機(jī)基板產(chǎn)線差異顯著，且存量產(chǎn)線已高度攤銷，成本優(yōu)勢不容忽視。在大規(guī)模量產(chǎn)成本降下來之前，玻璃基板最可能率先出現(xiàn)在最頂端、帶寬需求最為苛刻的系統(tǒng)中，再逐步向中端市場擴(kuò)散。

CoWoP：砍掉封裝基板，最激進(jìn)的路

CoWoP是四條路線中最具顛覆性的一條：直接省去有機(jī)封裝基板，將硅中介層或扇出結(jié)構(gòu)貼裝到超高密度PCB上。封裝層級減少，裝配步驟縮短，理論上可帶來成本和厚度的雙重優(yōu)化。

但"少一層"并不等于"少一份麻煩"。承載CoWoP的PCB需要具備15–20μm量級的線寬/間距能力、嚴(yán)苛的大板平整度控制以及多次壓合工藝——這對今天的主流服務(wù)器板而言是相當(dāng)大的跨越。精細(xì)PCB制造、大尺寸板翹曲管控、高電流供電完整性和先進(jìn)檢測，多項(xiàng)挑戰(zhàn)被壓縮到一個(gè)緊耦合系統(tǒng)中同步解決，技術(shù)風(fēng)險(xiǎn)不小。

目前CoWoP仍處于概念驗(yàn)證和早期展示階段，距離大規(guī)模量產(chǎn)尚有相當(dāng)距離。它代表的是一個(gè)長期方向，而非近中期產(chǎn)品的實(shí)際選擇。一旦超高密度PCB的制造與檢測體系走向成熟，CoWoP有望為量產(chǎn)系統(tǒng)提供一條結(jié)構(gòu)最簡、成本最優(yōu)的封裝路徑。

圖1　四條先進(jìn)封裝技術(shù)參數(shù)對比

沒有贏家，只有分層的市場

面對這四條路，業(yè)界很容易陷入"誰會贏"的討論。但更接近現(xiàn)實(shí)的判斷是：它們將長期共存，各自服務(wù)不同的細(xì)分市場。

圖2　四條先進(jìn)封裝技術(shù)市場時(shí)間窗口

? 旗艦AI加速器和高端網(wǎng)絡(luò)ASIC：在CoPoS等面板方案成熟之前，大概率繼續(xù)堅(jiān)守CoWoS——時(shí)間表和技術(shù)風(fēng)險(xiǎn)容不得冒進(jìn)。

? 中端加速器和專用數(shù)據(jù)中心芯片：對封裝成本更敏感，會更早轉(zhuǎn)向CoPoS或玻璃基板方案。

? 邊緣AI、消費(fèi)電子及汽車芯片：在超高密度PCB生態(tài)成熟后，逐步試水CoWoP路線，享受最簡封裝結(jié)構(gòu)帶來的成本紅利。

大多數(shù)公司不會全押一條路，而是根據(jù)產(chǎn)品線分層布局——在旗艦型號上維持技術(shù)保守，在中低端型號上更早下注新技術(shù)來攤薄成本。

給設(shè)計(jì)團(tuán)隊(duì)的三個(gè)實(shí)用建議

一、接口設(shè)計(jì)要有封裝意識，但不能被單一封裝鎖定

布圖規(guī)劃、凸塊映射和接口節(jié)距，應(yīng)盡量兼容中介層方案和面板級方案，避免只在某一種工藝下才能成立的假設(shè)。設(shè)計(jì)的柔性，是應(yīng)對封裝技術(shù)更迭的最低成本對沖手段。

二、在封裝方案確定之前，先跑多套堆疊仿真

CoWoS、CoPoS、玻璃基板、CoWoP各自改變的不只是互連密度，還有熱路徑、機(jī)械形變行為和電源分配網(wǎng)絡(luò)。提前做系統(tǒng)級分析，才能在封裝選型凍結(jié)之前識別真正的瓶頸，而不是在流片之后才發(fā)現(xiàn)問題所在。

三、主動經(jīng)營跨供應(yīng)鏈的合作伙伴關(guān)系

晶圓廠、外包封測、基板廠、面板廠、PCB廠，各自的技術(shù)節(jié)奏和產(chǎn)能爬坡速度不同。提前建立多元合作關(guān)系，在技術(shù)路線和市場需求發(fā)生變化時(shí)，才有足夠的調(diào)整空間——能夠排到產(chǎn)能、拿到早期信息，往往比路線圖上的品牌logo更重要。