人工智能的迅猛崛起正從根本上重塑計(jì)算架構(gòu)。隨著 AI 模型邁向萬億參數(shù)規(guī)模，傳統(tǒng)的性能提升方式已不再夠用。行業(yè)正進(jìn)入一個(gè)全新階段：系統(tǒng)級(jí)創(chuàng)新、先進(jìn)封裝與 3D 集成成為性能進(jìn)步的核心驅(qū)動(dòng)力。這一轉(zhuǎn)變標(biāo)志著計(jì)算領(lǐng)域的整體轉(zhuǎn)型 —— 性能增益越來越依賴整個(gè)系統(tǒng)的設(shè)計(jì)與集成水平，而非單純追求晶體管尺寸微縮。

一維微縮時(shí)代的終結(jié)

AI 算力需求呈指數(shù)級(jí)增長，導(dǎo)致所需性能與傳統(tǒng)硅工藝微縮能力之間的缺口不斷擴(kuò)大。要彌補(bǔ)這一缺口，必須在芯片之外尋求創(chuàng)新。最重要的轉(zhuǎn)變是：AI 性能 now 由系統(tǒng)級(jí)決定，而非單純由硅工藝決定。未來的性能提升將取決于計(jì)算、內(nèi)存、互連與供電系統(tǒng)能否高效整合為統(tǒng)一整體。這標(biāo)志著從以器件為中心的優(yōu)化轉(zhuǎn)向全棧協(xié)同設(shè)計(jì)，覆蓋從晶體管技術(shù)到數(shù)據(jù)中心架構(gòu)的全鏈條。

數(shù)據(jù)搬運(yùn)成為新瓶頸

現(xiàn)代 AI 系統(tǒng)的關(guān)鍵制約已不再是計(jì)算本身，而是數(shù)據(jù)移動(dòng)。

• 芯片間搬運(yùn)數(shù)據(jù)的能耗，最高可達(dá)芯片內(nèi)數(shù)據(jù)移動(dòng)的50 倍。

• 數(shù)據(jù)傳輸占據(jù)系統(tǒng)大部分活動(dòng)，因通信延遲顯著降低加速器利用率。

這使得互連效率成為核心設(shè)計(jì)目標(biāo)。提升帶寬、降低延遲、減少每比特能耗，成為釋放系統(tǒng)整體性能的關(guān)鍵。

內(nèi)存墻問題日益嚴(yán)峻

隨著 AI 模型持續(xù)擴(kuò)容，內(nèi)存需求增速甚至超過算力增速。長上下文處理、多模態(tài) AI 等新興負(fù)載，推動(dòng)內(nèi)存容量與帶寬需求呈指數(shù)級(jí)增長。系統(tǒng)正從 GB 級(jí)內(nèi)存邁向 TB 級(jí)配置，同時(shí)要求更低延遲。然而，內(nèi)存技術(shù)發(fā)展速度跟不上算力，失衡不斷擴(kuò)大。突破 “內(nèi)存墻” 對(duì)維持 AI 進(jìn)步至關(guān)重要，也推動(dòng)了高帶寬內(nèi)存（HBM）與內(nèi)存集成方案的快速創(chuàng)新。

供電與散熱成關(guān)鍵約束

計(jì)算密度提升（尤其是 3D 堆疊技術(shù)普及）導(dǎo)致功耗密度與發(fā)熱量同步飆升，迅速成為 AI 系統(tǒng)擴(kuò)容的硬性限制。若供電、能效與散熱管理無法取得重大突破，性能提升將難以為繼。因此，供電與散熱不再是次要考慮，而是成為系統(tǒng)設(shè)計(jì)與整體性能的核心要素。

3DFabric 技術(shù)：新一代 AI 計(jì)算基石

為應(yīng)對(duì)上述挑戰(zhàn)，先進(jìn)3DFabric技術(shù)成為下一代 AI 系統(tǒng)的基石。

• 支持多芯片與組件高效集成，打造高性能系統(tǒng)。

• 3D 芯片堆疊大幅提升互連密度，縮短數(shù)據(jù)移動(dòng)距離并降低能耗。

• 先進(jìn)封裝平臺(tái)實(shí)現(xiàn)計(jì)算與內(nèi)存近距離整合，支撐超大帶寬與容量擴(kuò)容。

• 高帶寬內(nèi)存持續(xù)演進(jìn)，提供更高吞吐量與更佳能效。

這些進(jìn)步讓封裝不再只是輔助技術(shù)，而是系統(tǒng)性能的核心驅(qū)動(dòng)力。

CoWoS 支撐 AI 算力擴(kuò)容

臺(tái)積電全球最大的5.5 倍掩膜版尺寸 CoWoS已于 2026 年量產(chǎn)，良率超 98%。

為滿足 AI 算力持續(xù)增長需求，臺(tái)積電將繼續(xù)擴(kuò)大中介層尺寸：

• 2028 年：14 倍掩膜版（20×HBM）

• 2029 年：＞14 倍掩膜（24×HBM5E）

TSMC-SoW 賦能系統(tǒng)集成

晶圓級(jí)系統(tǒng)集成（SoW）持續(xù)推進(jìn)中介層擴(kuò)容至＞40 倍掩膜版尺寸（64×HBM）。

SoW-X提供 “邏輯 + HBM” 集成技術(shù)平臺(tái)，2029 年量產(chǎn)。

共封裝光學(xué)（CPO）：重新定義互連

當(dāng)電互連逼近物理極限，共封裝光學(xué)成為高速數(shù)據(jù)傳輸?shù)年P(guān)鍵方案。

• 將光子器件與計(jì)算硬件直接集成，顯著提升能效、降低延遲。

• 為數(shù)據(jù)中心網(wǎng)絡(luò)提供可擴(kuò)展路徑，滿足持續(xù)增長的高帶寬、低能耗需求。

搭載 COUPE 的 CPO 大幅提升系統(tǒng)能效

臺(tái)積電基板級(jí) COUPE+CPO方案：

• 能效：銅線的4 倍

• 延遲：降至1/10

中介層級(jí) COUPE進(jìn)一步強(qiáng)化性能：

• 能效：銅線的10 倍

• 延遲：降至1/20

晶圓級(jí)系統(tǒng)與晶圓級(jí)集成

展望未來，系統(tǒng)集成正邁向晶圓級(jí)架構(gòu)—— 整套系統(tǒng)集成于單一基板。

• 實(shí)現(xiàn)前所未有的集成密度。

• 降低傳統(tǒng)互連開銷。

• 最小化通信距離、提升效率。

晶圓級(jí)集成成為突破傳統(tǒng)封裝限制、持續(xù)擴(kuò)容 AI 性能的關(guān)鍵路徑。

系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）興起

隨著 AI 系統(tǒng)日趨復(fù)雜，孤立優(yōu)化單個(gè)組件已不再夠用。行業(yè)正廣泛采用系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO），同步統(tǒng)籌芯片設(shè)計(jì)、封裝、互連、供電與散熱。這種全系統(tǒng)協(xié)同設(shè)計(jì)確保各部分高效配合，實(shí)現(xiàn)更佳性能與能效，代表硬件系統(tǒng)研發(fā)理念的根本性轉(zhuǎn)變。

總結(jié)

未來 AI 硬件的競爭力不再由單純的硅工藝微縮決定，而是由封裝、互連、內(nèi)存系統(tǒng)與能效的整體進(jìn)步共同塑造，并通過系統(tǒng)級(jí)設(shè)計(jì)融為一體。在這一新范式下，系統(tǒng)本身成為創(chuàng)新的基本單元。成功的關(guān)鍵在于跨域整合與全局優(yōu)化。隨著這場轉(zhuǎn)型持續(xù)深化，“系統(tǒng)” 已然成為新的 “芯片”，重新定義 AI 時(shí)代的性能實(shí)現(xiàn)方式。

AI 算力擴(kuò)容的核心路徑

AI 算力擴(kuò)容由三大技術(shù)合力驅(qū)動(dòng)：

1. 先進(jìn)邏輯工藝

2. SoIC 3D 堆疊

3. CoWoS 平臺(tái)

2024—2029 年：單套 CoWoS 內(nèi)的 AI 算力晶體管數(shù)量將提升48 倍。