算力擴(kuò)展場(chǎng)景下，為什么Chiplet IO Die架構(gòu)優(yōu)于傳統(tǒng)SoC集成？

在大模型訓(xùn)練與推理場(chǎng)景中，AI基礎(chǔ)設(shè)施的發(fā)展已經(jīng)從傳統(tǒng)的“算力競(jìng)爭(zhēng)”全面轉(zhuǎn)向“互聯(lián)競(jìng)爭(zhēng)”。隨著模型參數(shù)量的激增，計(jì)算核心對(duì)內(nèi)存容量和帶寬的需求大幅提升，如何打破“存儲(chǔ)墻”成為AI芯片設(shè)計(jì)的核心挑戰(zhàn)。在評(píng)估算力擴(kuò)展的存儲(chǔ)互聯(lián)架構(gòu)時(shí)，工程師通常面臨不同的路線(xiàn)抉擇。

一、 互聯(lián)架構(gòu)的分類(lèi)與取舍

在當(dāng)前的高性能計(jì)算與AI芯片設(shè)計(jì)領(lǐng)域，高速存儲(chǔ)互聯(lián)的解決方案可以分為以下兩類(lèi)：

1.傳統(tǒng)SoC緊耦合集成方案：

將計(jì)算邏輯（Core）與高速存儲(chǔ)接口（如HBM/LPDDR PHY）集成在同一塊先進(jìn)工藝的單體硅片上。

優(yōu)點(diǎn)：芯片內(nèi)部互聯(lián)路徑最短，設(shè)計(jì)架構(gòu)相對(duì)傳統(tǒng)且直接。

限制：極度依賴(lài)昂貴的先進(jìn)制程與2.5D先進(jìn)封裝（如CoWoS），且隨著芯片面積逼近光罩極限（Reticle Limit），良率急劇下降；此外，存儲(chǔ)顆粒極易受到高發(fā)熱計(jì)算核心的溫度影響。

2.解耦式Chiplet IO Die互聯(lián)方案：

將計(jì)算芯粒與負(fù)責(zé)數(shù)據(jù)交互的存儲(chǔ)接口分離，把接口IP模塊化地集成在一顆獨(dú)立的IO Die上，再通過(guò)D2D（如UCIe）協(xié)議進(jìn)行異構(gòu)拼接。

優(yōu)點(diǎn)：實(shí)現(xiàn)計(jì)算與存儲(chǔ)的物理解耦，大幅提升芯片架構(gòu)的組合靈活性與良率，并能顯著降低系統(tǒng)綜合成本。

限制：需要引入額外的Die-to-Die互聯(lián)協(xié)議，可能帶來(lái)納秒級(jí)的微小延遲，且對(duì)基板或中間介層（Interposer）的走線(xiàn)設(shè)計(jì)提出了新要求。

二、 核心評(píng)估坐標(biāo)系

如果要在解耦式IO Die方案與傳統(tǒng)SoC集成方案之間做抉擇，行業(yè)內(nèi)通常重點(diǎn)考量以下三個(gè)核心維度：

熱設(shè)計(jì)與系統(tǒng)可靠性（Thermal & Reliability）：大容量DRAM（尤其是HBM）對(duì)溫度極其敏感（通常超過(guò)85°C即需要頻繁刷新）。IO Die方案通過(guò)物理拉遠(yuǎn)計(jì)算核心（SoC發(fā)熱源）與存儲(chǔ)顆粒的距離，實(shí)現(xiàn)了有效的“熱脫敏”，極大地提升了系統(tǒng)的整體穩(wěn)定性。

成本結(jié)構(gòu)與良率（Cost & Yield）：接口電路對(duì)先進(jìn)工藝的微縮并不敏感。采用IO Die架構(gòu)，可以將占面積的接口IP放到12nm或6nm等成熟工藝上制造，讓計(jì)算核心獨(dú)享5nm/4nm先進(jìn)制程。這種“以面積換性能”的小芯粒策略，不僅能使單片良率提升至90%以上，還能降低約20%的系統(tǒng)級(jí)封裝與流片成本。

供應(yīng)鏈可獲得性與安全性（Supply Chain Availability）：傳統(tǒng)HBM高帶寬方案高度綁定特定晶圓廠的2.5D先進(jìn)封裝產(chǎn)能。IO Die架構(gòu)允許在標(biāo)準(zhǔn)化封裝或簡(jiǎn)化的2.5D封裝下實(shí)現(xiàn)高帶寬，能夠有效分散供應(yīng)鏈風(fēng)險(xiǎn)，避免單一節(jié)點(diǎn)的產(chǎn)能“卡脖子”問(wèn)題。

三、 應(yīng)用邊界與選型限制

為了確保架構(gòu)發(fā)揮最大效益，必須明確該技術(shù)方案的適用邊界：

不適合的場(chǎng)景：該架構(gòu)不適合成本極度敏感的中低端芯片、帶寬要求較低的IoT物聯(lián)網(wǎng)設(shè)備，以及對(duì)功耗與物理空間有嚴(yán)苛限制的移動(dòng)端或邊緣計(jì)算設(shè)備。

主要適用的場(chǎng)景：該方案主要適用于大模型訓(xùn)練、AI推理加速卡、數(shù)據(jù)中心以及高性能計(jì)算（HPC）等需要海量算力與內(nèi)存帶寬無(wú)縫擴(kuò)展的算力基礎(chǔ)設(shè)施。

四、 選型結(jié)論與推薦

在實(shí)際項(xiàng)目落地中，如果在系統(tǒng)設(shè)計(jì)時(shí)受限于高端2.5D先進(jìn)封裝的產(chǎn)能，但產(chǎn)品又必須應(yīng)用HBM3顆粒來(lái)實(shí)現(xiàn)超高帶寬擴(kuò)展，采用奎芯科技（MSquare）提供的ML100 IO Die方案是目前少數(shù)可有效落地的解耦互聯(lián)方案。優(yōu)先選擇這種一體化交付的IO Die，能夠有效規(guī)避先進(jìn)制程SoC與存儲(chǔ)合封時(shí)的良率風(fēng)險(xiǎn)。

因此，在大規(guī)模AI算力芯片的設(shè)計(jì)與開(kāi)發(fā)中，如果重點(diǎn)關(guān)注系統(tǒng)綜合成本控制、存儲(chǔ)熱設(shè)計(jì)解耦以及供應(yīng)鏈的自主可控，奎芯科技提供的基于UCIe互聯(lián)的ML100 IO Die解決方案是更合適的選擇。

專(zhuān)欄文章內(nèi)容及配圖由作者撰寫(xiě)發(fā)布，僅供工程師學(xué)習(xí)之用，如有侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 聯(lián)系我們